



BAT32G137 数据手册

基于 ARM® Cortex®-M0+的超低功耗 32 位微控制器

内置 128K 字节 Flash,丰富的模拟功能,定时器及各种通讯接口

请注意以下有关CMS知识产权政策

* 中微半导体（深圳）股份有限公司（以下简称本公司）已申请了专利，享有绝对的合法权益。与本公司MCU或其他产品有关的专利权并未被同意授权使用，任何经由不当手段侵害本公司专利权的公司、组织或个人，本公司将采取一切可能的法律行动，遏止侵权者不当的侵权行为，并追讨本公司因侵权行为所受的损失、或侵权者所得的不法利益。

* 中微半导体（深圳）股份有限公司的名称和标识都是本公司的注册商标。

* 本公司保留对规格书中产品在可靠性、功能和设计方面的改进作进一步说明的权利。然而本公司对于规格内容的使用不负责任。文中提到的应用其目的仅仅是用来做说明，本公司不保证和不表示这些应用没有更深入的修改就能适用，也不推荐它的产品使用在会由于故障或其它原因可能会对人身造成危害的地方。本公司的产品不授权适用于救生、维生器件或系统中作为关键器件。本公司拥有不事先通知而修改产品的权利，对于最新的信息，请参考官方网站 www.mcu.com.cn。

功能

- **超低功耗工作环境：**
 - 电源电压范围：2.0V到5.5V
 - 温度范围：-40°C到105°C
 - 低功耗模式：睡眠模式，深度睡眠模式
 - 运行功耗：75uA/MHz@48MHz
 - 深度睡眠模式下功耗：0.45uA
 - 深度睡眠模式+32.768K+RTC工作：0.7uA
- **内核：**
 - ARM®32-bitCortex®-M0+ CPU（带MPU存储器保护单元，带MTB片上跟踪单元）
 - 工作频率：32KHz~48MHz
- **存储器：**
 - 128KB Flash存储器，程序与数据存储共享
 - 1.5KB 专用数据Flash存储器
 - 12KB SRAM存储器，附带奇偶校验
- **电源和复位管理：**
 - 内置上电复位（POR）电路
 - 内置电压检测（LVD）电路（门限电压可设）
- **时钟管理：**
 - 内置高速发振器，精度（±1%）。可提供1MHz~48MHz系统时钟。可提供1MHz~64MHz外围模块动作时钟
 - 内置15KHz低速振荡器
 - 支持1MHz~20MHz外部晶体振荡器
 - 支持32.768KHz外部晶体振荡器
- **乘法器/除法器模块：**
 - 乘法器：支持单周期32bit乘法运算
 - 除法器：支持32bit有符号整数除法运算，仅需4或8个CPU时钟周期完成一次运算
- **增强型DMA控制器：**
 - 中断触发启动。
 - 传送模式可选（正常传送模式，重复传送模式，块传送模式以及链传送模式）
 - 传送源/目的领域为全地址空间范围可选
- **联动控制器：**
 - 能将事件信号链接到一起，实现外围功能的联动。
 - 事件输入22种，事件触发10种。
- **丰富的模拟外围：**
 - 12位精度ADC转换器，转换速率1.06MSPS，外部模拟通道数16个，带温度传感器，支持单通道转换模式和多通道扫描转换模式。转换范围：0 到正参考电压
 - 8位精度D/A转换器，1或2通道模拟输出，实时输出功能，输出电压范围0~VDD
 - 比较器（CMP），内置两通道比较器，输入源可选，基准电压可选择外部基准电压或内部基准电压
 - 可编程增益放大器（PGA），内置两通道PGA，可设置4/8/10/12/14/16/32倍增益，带外部GND引脚（可用作差分模式）
- **输入/输出端口：**
 - I/O端口：29~59个
 - 能进行N沟道漏极开路、TTL输入缓冲、内部上拉的切换
 - 内置按键中断检出功能
 - 内置时钟输出/蜂鸣器输出的控制电路
- **串行两线调试器（SWD）**
- **丰富的定时器：**
 - 16 位定时器：9通道（带有通用PWM和电机专用PWM功能）
 - 15 位间隔定时器：1个
 - 实时时钟（RTC）：1个（具有万年历、闹钟功能，并且支持大范围的时钟校正）
 - 看门狗定时器（WWDT）：1个
 - SysTick定时器
- **丰富灵活的接口：**
 - 四线SPI：1通道；三线SPI：3~6通道
 - UART：3通道（其中1通道支持LIN-bus）
 - 标准I2C：1通道；简易I2C：3~6 通道
 - IrDA：1通道
 - CAN：1通道
- **安全功能：**
 - 符合IEC/UL 60730相关标准
 - 异常存储空间访问报错
 - 支持RAM奇偶校验
 - 支持硬件CRC校验
 - 支持重要SFR保护，防止误操作
 - 128位唯一ID号
 - debug模式下的Flash二级保护（level1：只能进行flash全领域擦除，不能读写；level2：仿真器连接无效，对flash操作不可）
- **封装：**
 - 支持32Pin~64Pin的多种封装形式

1 概述

1.1 简介

超低功耗BAT32G137采用高性能的ARM®Cortex®-M0+的32位RISC内核，最高可工作于48兆赫兹频率，采用高速的嵌入式闪存（SRAM最大12KB，程序/数据闪存最大128KB）。本产品集成I2C、SPI、UART、LIN多种标准接口。集成12bitA/D转换器、温度传感器、8bitD/A转换器、比较器，可编程增益放大器。其中12bitA/D转换器可以用于采集外部传感器信号，降低系统设计成本。8bit的D/A转换器可以用于音频播放或电源控制。芯片内集成的温度传感器则可实现对外部环境温度实时监控。芯片内部集成的比较器，可支持高速和低速两种工作模式，在高速模式下可支持高速运转马达的控制反馈，而在低速模式下则可用于电池监测。集成多种高级定时器模块。

BAT32G137还具有出色的低功耗性能，支持睡眠和深度睡眠两种低功耗模式，设计灵活。其运行功耗为75uA/MHz@48MHz，在深度睡眠模式下功耗仅0.45uA，适合采用电池供电的低功耗设备。同时，由于集成事件联动控制器，可实现硬件模块之间的直接连接，无需CPU的干预，比使用中断响应速度更快，同时降低了CPU的活动频率，延长了电池寿命。

这些特点使得BAT32G137微控制器系列可广泛适用于消费类民用产品，如电机驱动控制、家用电器以及移动设备。

FLASH、SRAM 容量：


Flash 存储器	专用数据 Flash存储器	SRAM	BAT32G137	
			32 引脚	40 引脚
128KB	1.5KB	12KB	BAT32G137GH32	BAT32G137GH40

Flash 存储器	专用数据 Flash存储器	SRAM	BAT32G137	
			48 引脚	64 引脚
128KB	1.5KB	12KB	BAT32G137GH48	BAT32G137GH64

1.3 引脚连接图 (Top View)

1.3.1 32 引脚产品


- 32 引脚塑封LQFP (7x7mm、0.8mm间距)



注： 能通过设定外围I/O重定向寄存器，分配上图()内的功能。

1.3.2 40 引脚产品


- 40 引脚塑封QFN (5x5mm、0.4mm间距)



注 1. 能通过设定外围I/O重定向寄存器，分配上图()内的功能。

1.3.3 48 引脚产品


- 48 引脚塑封LFQFP (7x7mm、0.5mm间距)



注： 能通过设定外围I/O重定向寄存器，分配上图()内的功能。

1.3.4 64 引脚产品


- 64 引脚塑封LFQFP (7x7mm、0.4mm间距)



注:


- EVSS引脚和VSS引脚必须同电位。
- VDD引脚的电压必须等于EVDD引脚的电压。
- 在应用领域中需要降低从单片机内部产生的噪声的情况下，建议采取单独给VDD和EVDD提供电源并且将VSS和EVSS单独接地等噪声对策。
- 能通过设定外围I/O重定向寄存器，分配上图()内的功能。

2 产品结构图



注：上图为 64 引脚产品的框图，64 引脚以下产品部分功能不支持

3 存储器映射



4 引脚功能

4.1 端口功能

电源和引脚的关系如下所示

64 引脚产品：

电源/地	对应的引脚
EVDD/EVSS	<ul style="list-style-type: none">• P20~P27、 P121~P124 、 P137 和 RESETB 以外的端口引脚
VDD/VSS	<ul style="list-style-type: none">• P20~P27、 P121~P124、 P137 和 RESETB

64 引脚以外产品使用单一电源，所有引脚都由 VDD 供电。

4.1.1 32pin 产品引脚功能说明

(1/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P00	输入/输出	模拟功能	ANI11/TXD1/VCIN10/TI00/TBCLK0/(TAO)/INTP8/CTxD0	端口0 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P01的输入能设定为TTL输入缓冲。 P00的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P00和P01能设定为模拟输入。
P01			ANI10/RXD1/VCIN11/TO00/TBCLK1/TAIO/INTP10/CRxD0	
P10	输入/输出	模拟功能	SCLK11/SCL11/TMIOB1/ANI9/(TXD2)	端口1 8位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P10和P14~P17的输入能设定为TTL输入缓冲。 P10、P11、P13~P15和P17的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P10和P11能设定为模拟输入。
P11			(RxD0)/SDI11/SDA11/TMIOD1/(TMIOA1)/ANI8	
P12			(TxD0)/SDO11/TMIOA1/(TMIOB0)	
P13			TxD2/SDO20/TMIOC1/(TMIOD1)/IrTxd	
P14			RxD2/SDI20/SDA20/TMIOB0/(TMIOC1)/(SCLA0)/IrRxd	
P15			SCLK20/SCL20/TMIOD0/(SDAA0)/CLKBUZ1	
P16			TI01/TO01/INTP5/TMIOC0/(RxD0)/(TMIOA1)	
P17			TI02/TO02/TMIOA0/TMCLK/(TXD0)/(TMIOD0)	
P20	输入/输出	模拟功能	ANI0/AVREFP/VCIN12/(INTP11)	端口2 4位输入/输出端口，能以位为单位指定为输入或者输出。能设定为模拟输入。
P21			ANI1/AVREFM/VCIN13	
P22			ANI2/ANO0/PGA0IN/VCIN0	
P23			ANI3/ANO1/PGA0GND	
P30	输入/输出	输入端口	INTP3/SCLK00/SCL00/TAO/(TMIOB1)	端口3 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P30、P31的输入能设定为TTL输入缓冲。 P30、P31的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。
P31			TI03/TO03/INTP4/CLKBUZ0/(TAIO)/VCOUT1/SS00/SCLA0	
P40	输入/输出	输入端口	SWDIO	端口4 1位输入/输出端口，能指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。

(2/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P50	输入/输出	输入端口	INTP1/SDI00/RXD0/SDA00/TBIO0/(TAO) /(TMIOC1)/(CRxD0)	端口5 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P50的输入能设定为TTL输入缓冲。 P50和P51的输出能设定为N沟道漏极开路输出（V _{DD} 耐压）。
P51			INTP2/SDO00/TXD0/TBIO1/(TMIOD1)/(CTxD0)	
P70	输入/输出	输入端口	INTP6/(VCOUT1)	端口7 4位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P74的输入能设定为TTL输入缓冲，输出能设定为N沟道漏极开路输出（V _{DD} 耐压）。
P72			INTP7/(TXD1)	
P73			(RXD1)/(VCOUT0)	
P74			SDAA0	
P120	输入/输出	模拟功能	ANI14/VCOUT0	端口12 1位输入/输出端口和2位输入专用端口，只有P120带有输出功能。只有P120的输入端口才能通过软件的设定，使用内部上拉电阻。P120能设定为模拟输入。
P121	输入	输入端口	X1	
P122			X2/EXCLK	
P136	输入/输出	输入端口	INTP0	端口13 2位输入/输出端口
P137			SWCLK	
P147	输入/输出	模拟功能	ANI12/VREF0	端口14 1位输入/输出端口，能指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P147能设定为模拟输入。
RESETB	输入	—	—	外部复位的输入专用引脚，当不使用外部复位时，必须直接或者通过电阻连接到V _{DD} 。

注 通过端口模式控制寄存器 x (PMCx) 将各引脚设定为数字或者模拟（能以位为单位进行设定）。
复用功能说明参见“4.2 端口复用功能”。
能通过设定外围 I/O 重定向寄存器，分配上表（）内的功能。

4.1.2 40pin 产品引脚功能说明

(1/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P00	输入/输出	模拟功能	ANI11/TXD1/VCIN10/TI00/TBCLK0/(TAO)/INTP8/CTxD0	端口0 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P01的输入能设定为TTL输入缓冲。P00的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P00和P01能设定为模拟输入。
P01			ANI10/RXD1/VCIN11/TO00/TBCLK1/TAIO/INTP10/CRxD0	
P10	输入/输出	模拟功能	SCLK11/SCL11/TMIOB1/ANI9/(TXD2)	端口1 8位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P10和P14~P17的输入能设定为TTL输入缓冲。 P10、P11、P13~P15和P17的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P10和P11能设定为模拟输入。
P11			(RxD0)/SDI11/SDA11/TMIOD1/(TMIOA1)/ANI8	
P12		输入端口	(TxD0)/SDO11/TMIOA1/(TMIOB0)	
P13			TxD2/SDO20/TMIOC1/(TMIOD1)/IrTxd	
P14			RxD2/SDI20/SDA20/ TMIOB0/(TMIOC1)/(SCLA0)/IrRxd	
P15			SCLK20/SCL20/TMIOD0/(SDAA0)/CLKBUZ1	
P16			TI01/TO01/INTP5/TMIOC0/(RxD0)/(TMIOA1)	
P17			TI02/TO02/TMIOA0/TMCLK/(TXD0)/(TMIOD0)	
P20	输入/输出	模拟功能	ANI0/AVREFP/VCIN12/(INTP11)	端口2 6位输入/输出端口，能以位为单位指定为输入或者输出。能设定为模拟输入。
P21			ANI1/AVREFM/VCIN13	
P22			ANI2/ANO0/PGA0IN/VCIN0	
P23			ANI3/ANO1/PGA0GND	
P24			ANI4/PGA1IN	
P25			ANI5/PGA1GND	
P30	输入/输出	输入端口	INTP3/RTC1HZ/SCLK00/SCL00/TAO	端口3 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P30的输入能设定为TTL输入缓冲。P30的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。
P31			TI03/TO03/INTP4/CLKBUZ0/(TAIO)/SS00	
P40	输入/输出	输入端口	SWDIO	端口4 1位输入/输出端口，能指定为输入或输出。输入端口能通过软件の設定，使用内部上拉电阻。

(2/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P50	输入/输出	输入端口	INTP1/SDI00/RXD0/SDA00/TBIO0/(TAO)/(TMIOC1)/(CRxD0)	端口5 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。 P50的输入能设定为TTL输入缓冲。P50和P51的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。
P51			INTP2/SDO00/TXD0/TBIO1/(TMIOD1)/(CTxD0)	
P60	输入/输出	输入端口	SCLA0	端口6 2位输入/输出端口，能以位为单位指定为输入或者输出。 P60~P61的输出为N沟道漏极开路输出（6V耐压）。
P61			SDAA0	
P70	输入/输出	输入端口	KR0/(VCOUT0)/(VCOUT1)	端口7 5位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。 P74输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。
P72			KR2/(TXD1)	
P73			KR3/SDO01/(RXD1)	
P74			KR4/SDI01/SDA01	
P75			KR5/INTP9/SCLK01/SCL01	
P120	输入/输出	模拟功能	ANI14/VCOUT0	端口12 1位输入 输出端口和4位输入专用端口，只有P120带有输出功能。只有P120的输入端口才能通过软件的设计，使用内部上拉电阻。P120能设定为模拟输入。
P121	输入	输入端口	X1	
P122			X2/EXCLK	
P123			XT1	
P124			XT2/EXCLKS	
P136	输入/输出	输入端口	INTP0	端口13 2位输入/输出端口。
P137			SWCLK	
P140	输入 / 输出	输入端口	CLKBUZ0/INTP6	端口14 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设计，使用内部上拉电阻。 P147 能设定为模拟输入。
P147		模拟功能	ANI12/VREF0	
RESETB	输入	—	—	外部复位的输入专用引脚，当不使用外部复位时，必须直接或者通过电阻连接到 V_{DD} 。

注 通过端口模式控制寄存器 x (PMCx) 将各引脚设定为数字或者模拟（能以位为单位进行设定）。
 复用功能说明参见“4.2 端口复用功能”。
 能通过设定外围 I/O 重定向寄存器，分配上表（）内的功能。

4.1.3 48pin 产品引脚功能说明

(1/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P00	输入/输出	模拟功能	ANI11/TXD1/VCIN10/TI00/TBCLK0/(TAO) /(INTP8)/CTxD0	端口0 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P01的输入能设定为TTL输入缓冲。P00的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P00 和P01 能设定为模拟输入。
P01			ANI10/RXD1/VCIN11/TO00/TBCLK1 /TAIO/INTP10/CRxD0	
P10	输入/输出	模拟功能	SCLK11/SCL11/TMI0B1/ANI9/(TXD2)	端口1 8位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P10和P14~P17的输入能设定为TTL输入缓冲。 P10、P11、P13~P15和P17的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。 P10和P11能设定为模拟输入。
P11			(RxD0)/SDI11/SDA11/TMI0D1/(TMIOA1)/ANI8	
P12		输入端口	(TxD0)/SDO11/TMIOA1/(TMI0B0)	
P13			TxD2/SDO20/TMI0C1/(TMI0D1)/IrTxd	
P14			RxD2/SDI20/SDA20/ TMI0B0/(TMI0C1)/ (SCLA0)/IrRxd	
P15			SCLK20/SCL20/TMI0D0/(SDAA0)/CLKBUZ1	
P16			TI01/TO01/INTP5/TMI0C0/(RxD0)/(TMIOA1)	
P17			TI02/TO02/TMIOA0/TMCLK0/(TXD0)	
P20	输入/输出	模拟功能	ANI0/AVREFP/VCIN12/(INTP11)	端口2 8位输入/输出端口，能以位为单位指定为输入或者输出。能设定为模拟输入。
P21			ANI1/AVREFM/VCIN13	
P22			ANI2/ANO0/PGA0IN/VCIN0	
P23			ANI3/ANO1/PGA0GND	
P24			ANI4/PGA1IN	
P25			ANI5/PGA1GND	
P26			ANI6	
P27			ANI7	
P30	输入/输出	输入端口	INTP3/RTC1HZ/SCLK00/SCL00/TAO	端口3 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。 P30的输入能设定为TTL输入缓冲。P30的输出能设定为N沟道漏极开路输出（ V_{DD} 耐压）。
P31			TI03/TO03/INTP4/(CLKBUZ0)/(TAIO) /VCOUT1	
P40	输入/输出	输入端口	SWDIO	端口4 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件の設定，使用内部上拉电阻。
P41			(TAIO)	

功能名称	输入/输出	解除复位后	复用功能	功能
P50	输入/输出	输入端口	INTP1/SDI00/RXD0/SDA00/TBIO0/(TAO)/(TMIOC1)/(CRxD0)	端口5 2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。P50的输入能设定为TTL输入缓冲。P50和P51的输出能设定为N沟道漏极开路输出（V _{DD} 耐压）。
P51			INTP2/SDO00/TXD0/TBIO1/(TMIOD1)/(CTxD0)	
P60	输入/输出	输入端口	SCLA0	端口6 4位输入/输出端口，能以位为单位指定为输入或者输出。P60~P63的输出为N沟道漏极开路输出（6V 耐压）。
P61			SDAA0	
P62			SS00	
P63			—	
P70	输入/输出	输入端口	KR0/SCLK21/SCL21/(VCOUT1)	端口7 6位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。P71和P74的输出能设定为N沟道漏极开路输出（V _{DD} 耐压）。
P71			KR1/SDI21/SDA21/(VCOUT0)	
P72			KR2/SDO21/(TXD1)	
P73			KR3/SDO01/(RXD1)	
P74			KR4/INTP8/SDI01/SDA01	
P75			KR5/INTP9/SCLK01/SCL01	
P120	输入/输出	模拟功能	ANI14/VCOUT0	端口12 1位输入/输出端口和4位输入专用端口。
P121	输入	输入端口	X1	只有P120带有输出功能。只有P120的输入端口才能通过软件的设定，使用内部上拉电阻。P120能设定为模拟输入。
P122			X2/EXCLK	
P123			XT1	
P124			XT2/EXCLKS	
P130	输出	输出端口	—	端口13
P136	输入/输出	输入端口	INTP0	1位输出专用端口和2位输入/输出端口，P136和P137能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
P137			SWCLK	
P140	输入/输出	输入端口	CLKBUZ0/INTP6	端口14 3位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。P146,P147能设定为模拟输入。
P146		模拟功能	ANI15	
P147			ANI12/VREF0	
RESETB	输入	—	—	外部复位的输入专用引脚 当不使用外部复位时，必须直接或者通过电阻连接到V _{DD} 。

注 通过端口模式控制寄存器 x (PMCx) 将各引脚设定为数字或者模拟（能以位为单位进行设定）。
 复用功能说明参见“4.2 端口复用功能”。
 能通过设定外围I/O 重定向寄存器，分配上表()内的功能。

4.1.4 64pin 产品引脚功能说明

(1/2)

功能名称	输入/输出	解除复位后	复用功能	功能说明
P00	输入/	输入端口	TI00/TBCLK0/(TAO)/(INTP8)	端口0
P01	输出		TO00/TBCLK1/TAIO/(INTP10)	
P02		模拟功能	ANI11/SDO10/TXD1/VCIN10/CTxD0	7位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
P03			ANI10/SDI10/RXD1/SDA10/VCIN11/CRxD0	
P04			ANI13/SCLK10/SCL10	
P05				
P06		输入端口	(INTP10) (INTP11)/(TAIO)	P01、P03和P04的输入能设定为TTL输入缓冲。 P00和P02~P04的输出能设定为N沟道漏极开路输出（EV _{DD} 耐压）。 P02, P03,P04能设定为模拟输入。
P10	输入/	模拟功能	SCLK11/SCL11/TMIOB1/ANI9	端口1
P11	输出		(RxD0)/SDI11/SDA11/TMIOD1/(TMIOA1)/ANI8	
P12		输入端口	(TxD0)/SDO11/TMIOA1/(TMIOB0)/(INTP5)	8位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
P13			TXD2/SDO20/TMIOC1/(TMIOD1)/IrTxd	
P14			RXD2/SDI20/SDA20/TMIOB0/(TMIOC1)/(SCLA0)/IrRxd	
P15			SCLK20/SCL20/TMIOD0/ (SDAA0)	
P16			TI01/TO01/INTP5/TMIOC0/(SDI00)/ (RXD0) / (TMIOA1)	
P17			TI02/TO02/TMIOA0/TMCLK0/(SDO00) / (TXD0)/(TMIOD0)	
P20	输入/	模拟功能	ANI0/AVREFP/VCIN12/(INTP11)	端口2
P21	输出		ANI1/AVREFM/VCIN13	
P22			ANI2/ANO0/PGA0IN/VCIN0	
P23			ANI3/ANO1/PGA0GND	
P24			ANI4/PGA1IN	
P25			ANI5/PGA1GND	
P26			ANI6	
P27			ANI7	
P30	输入/	输入端口	INTP3/RTC1HZ/SCLK00/SCL00/TAO	端口3
P31	输出		TI03/TO03/INTP4/(CLKBUZ0)/(TAIO) /VCOUT1	
				2位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P30的输入能设定为TTL输入缓冲。P30的输出能设定为N沟道漏极开路输出（EV _{DD} 耐压）。

(2/2)

功能名称	输入/输出	解除复位后	复用功能	功能
P40	输入/输出	输入端口	SWDIO	端口4 4位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。
P41			(TAIO)	
P42			(INTP8)	
P43			(INTP9)	
P50	输入/输出	输入端口	INTP1/SDI00/RXD0/SDA00/TBIO0/(TAO)/(TMIOC1)/(CRxD0)	端口5 6位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P50和P55的输入能设定为TTL输入缓冲。 P50、P51和P55的输出能设定为N沟道漏极开路输出（EV _{DD} 耐压）。
P51			INTP2/SDO00/TXD0/TBIO1/(TMIOD1)/(CTxD0)	
P52			(INTP1)	
P53			(INTP2)	
P54			(INTP3)	
P55			(INTP4)/(CLKBUZ1)/(SCLK00)	
P60	输入/输出	输入端口	SCLA0	端口6 4位输入/输出端口，能以位为单位指定为输入或者输出。 P60~P63的输出为N沟道漏极开路输出（6V耐压）。
P61			SDAA0	
P62			SS00	
P63			—	
P70	输入/输出	输入端口	KR0/SCLK21/SCL21/(VCOUT1)	端口7 8位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P71和P74的输出能设定为N沟道漏极开路输出（EV _{DD} 耐压）。
P71			KR1/SDI21/SDA21/(VCOUT0)	
P72			KR2/SDO21	
P73			KR3/SDO01	
P74			KR4/INTP8/SDI01/SDA01	
P75			KR5/INTP9/SCLK01/SCL01	
P76			KR6/INTP10/(RxD2)	
P77			KR7/INTP11/(TxD2)	
P120	输入/输出	模拟功能	ANI14/VCOUT0	端口12 1位输入/输出端口和4位输入专用端口，只有P120才能指定输入或者输出。只有P120的输入端口才能通过软件的设定，使用内部上拉电阻。P120能设定为模拟输入。
P121	输入	输入端口	X1	
P122			X2/EXCLK	
P123			XT1	
P124			XT2/EXCLKS	
P130	输出	输出端口	—	端口13
P136	输入/输出	输入端口	INTP0	1位输出专用端口和2位输入/输出端口，P136和P137能以位为单位指定为输入或输出。输入端口能通过软件的设定，使用内部上拉电阻。
P137			SWCLK	
P140	输入/输出	输入端口	CLKBUZ0/INTP6	端口14 4位输入/输出端口，能以位为单位指定为输入或者输出。输入端口能通过软件的设定，使用内部上拉电阻。 P146,P147 能设定为模拟输入。
P141			CLKBUZ1/INTP7	
P146		模拟功能	ANI15	
P147			ANI12/VREF0	
RESETB	输入	—	—	外部复位的输入专用引脚，当不使用外部复位时，必须直接或者通过电阻连接到V _{DD} 。

注 通过端口模式控制寄存器 x (PMCx) 将各引脚设定为数字或者模拟（能以位为单位进行设定）。

复用功能说明参见“4.2 端口复用功能”。

能通过设定外围I/O 重定向寄存器，分配上表()内的功能。

4.2 端口复用功能

(1/2)

功能名称	输入/ 输出	功能
ANI0 ~ ANI15	输入	A/D转换器的模拟输入
ANO0、ANO1	输出	D/A转换器的输出
INTP0 ~ INTP11	输入	外部中断请求输入 有效边沿的指定: 上升沿、下降沿、上升和下降的双边沿
VCIN0	输入	比较器0的模拟电压输入
VCIN10, VCIN11, VCIN12, VCIN13	输入	比较器1的模拟电压/基准电压输入
VREF0	输入	比较器0的基准电压输入
VCOUT0、VCOUT1	输出	比较器输出
PGA0IN, PGA1IN	输入	PGA输入
PGA0GND, PGA1GND	输入	PGA参考输入
KR0 ~ KR7	输入	键中断输入
CLKBUZ0、CLKBUZ1	输出	时钟输出/蜂鸣器输出
RTC1HZ	输出	实时时钟的校正时钟 (1Hz) 输出
RESETB	输入	低电平有效的系统复位输入, 当不使用外部复位时, 必须直接或者通过电阻连接V _{DD} 。
CRxD0	输入	CAN的串行数据输入
CTxD0	输出	CAN的串行数据输出
IrRxD	输入	IrDA的串行数据输入
IrTxD	输出	IrDA的串行数据输出
RxD0 ~ RxD2	输入	串行接口UART0、UART1、UART2的串行数据输入
TxD0 ~ TxD2	输出	串行接口UART0、UART1、UART2的串行数据输出
SCL00、SCL01、SCL10、 SCL11、SCL20、SCL21	输出	串行接口 IIC00、IIC01、IIC10、IIC11、IIC20、IIC21 的串行时钟输出
SDA00、SDA01、SDA10、 SDA11、SDA20、SDA21	输入/ 输出	串行接口 IIC00、IIC01、IIC10、IIC11、IIC20、IIC21 的串行数据输入/输出
SCLK00、SCLK01、 SCLK10、SCLK11、 SCLK20、SCLK21	输入/ 输出	串行接口SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21 的串行时钟输入/输出
SDI00、SDI01、SDI10、 SDI11、SDI20、SDI21	输入	串行接口SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21 的串行数据输入

(2/2)

功能名称	输入/输出	功能
SS00	输入	串行接口SSPI00的芯片选择输入
SDO00、SDO01、SDO10、SDO11、SDO20、SDO21	输出	SSPI00、SSPI01、SSPI10、SSPI11、SSPI20、SSPI21的串行数据输出
SCLA0	输入/输出	串行接口IICA0的时钟输入/输出
SDA00	输入/输出	串行接口IICA0的串行数据输入/输出
TI00 ~ TI03	输入	16位定时器Timer4的外部计数时钟/捕捉触发输入
TO00 ~ TO03	输出	16位定时器Timer4的定时器输出
TAIO	输入/输出	定时器TimerA的输入/输出
TAO	输出	定时器TimerA的输出
TMCLK	输入	定时器TimerM的外部时钟输入
TMIOA0、TMIOB0、TMIOC0、	输入/输出	定时器 TimerM的输入/输出
TBIO0、TBIO1	输入/输出	定时器 TimerB的输入/输出
TBCLK0、TBCLK1	输入	定时器 TimerB的外部时钟输入
X1、X2	—	连接用于主系统时钟的谐振器。
EXCLK	输入	主系统时钟的外部时钟输入
XT1、XT2	—	连接用于副系统时钟的谐振器。
EXCLKS	输入	副系统时钟的外部时钟输入
VDD	—	< 32引脚、40引脚、48引脚产品 > :全部引脚的电源 < 64引脚产品 > : P20 ~ P27、P121 ~ P124、P137和RESETB引脚的电源
EVDD	—	端口引脚 (P20 ~ P27、P121 ~ P124、P137和RESETB除外) 的电源
AVREFP	输入	A/D转换器的正 (+) 基准电压输入
AVREFM	输入	A/D转换器的负 (-) 基准电压输入
VSS	—	< 32引脚、40引脚、48引脚产品 > : 全部引脚的接地电位 < 64引脚产品 > : P20 ~ P27、P121 ~ P124、P137和RESETB引脚的接地电位
EVSS	—	端口引脚 (P20 ~ P27、P121 ~ P124、P137和RESETB除外) 的接地电位
SWDIO	输入/输出	SWD数据接口
SWCLK	输入	SWD时钟接口

备注：作为噪声和锁定的对策，必须在 VDD-VSS、EVDD-EVSS 之间以最短的距离并且用较粗的布线连接旁路电容器 (0.1uF 左右)。

5 功能概要

5.1 ARM® Cortex®-M0+内核

ARM 的 Cortex-M0(+) 处理器是 ARM 处理器中针对嵌入式系统的新一代产品。它提供了一种低成本的平台旨在满足少引脚数和低功耗单片机的需求，同时提供出色的计算性能和先进的系统响应中断。

Cortex-M0(+) 处理器的 32 位 RISC 处理器，提供卓越的代码效率，提供 ARM 内核的高性能预期，区别于同等内存大小的 8 位和 16 位器件。Cortex-M0(+) 处理器具有 32 根地址线，存储空间多达 4G。

本产品搭载的 Cortex-M0(+) 处理器集成了 MPU 存储器保护单元：提供硬件方式管理和保护内存，控制访问权限。同时还集成了 MTB 片上跟踪单元：用户可以体验更好的跟踪调试，优化的异常捕获机制，可以更快地定位 bug。

BAT32G137 采用嵌入式的 ARM 内核，因此与所有的 ARM 工具和软件兼容。

5.2 存储器

5.2.1 闪存 Flash

BAT32G137 内置了可进行编程、擦除和重写的闪存。具有如下功能：

- 程序和数据共享 128K 存储空间。
- 1.5KB 专用数据 Flash 存储器
- 支持页擦除，每页大小是 512byte，擦除时间 4ms
- 支持 byte/half-word/word (32bit) 编程，编程时间 24us

5.2.2 SRAM

BAT32G137 内置 12K 字节的嵌入式 SRAM。

5.3 增强型 DMA 控制器

内置增强型 DMA (Direct Memory Access) 控制器，能够实现不使用 CPU 而在存储器之间进行数据传送的功能。

- 支持通过外围功能中断启动 DMA，能够实现通过通信、定时器和 A/D 进行的实时控制。
- 传送源/目的领域为全地址空间范围可选 (flash 领域作为目的地址时，需要预设 flash 为编程模式)。
- 支持 4 种传送模式 (正常传送模式，重复传送模式，块传送模式以及链传送模式)。

5.4 联动控制器

联动控制器将各外围功能输出的事件与外围功能触发源之间相互链接。从而实现不使用 CPU 而直接进行外围功能之间的协作运行。

联动控制器有以下功能：

- 能将事件信号链接到一起，实现外围功能的联动。
- 事件输入 22 种，事件触发 10 种。

5.5 时钟发生和启动

时钟发生电路是产生给CPU和外围硬件提供时钟的电路。有以下3种系统时钟和时钟振荡电路。

5.5.1 主系统时钟

- X1振荡电路：能通过给引脚（X1和X2）连接谐振器产生1~20MHz的时钟振荡，并且能通过执行深度睡眠指令或者设定MSTOP使振荡停止。
- 高速内部振荡器（高速OC0）：能通过选项字节选择频率进行振荡。在解除复位后，CPU默认以此高速内部振荡器时钟开始运行。能通过执行深度睡眠指令或者设定HIOSTOP位使振荡停止。能通过高速内部振荡器的频率选择寄存器更改选项字节设定的频率。最高频率为64Mhz，精度±1.0%
- 由引脚（X2）输入外部时钟：（1~20MHz），并且能通过执行深度睡眠 指令或者设定MSTOP位将外部主系统时钟的输入置为无效。

5.5.2 副系统时钟

- XT1振荡电路：能通过给引脚（XT1和XT2）连接32.768kHz的谐振器产生32.768kHz的时钟振荡，并且能通过设定XTSTOP位使振荡停止。
- 由引脚（XT2）输入外部时钟：32.768kHz，并且能通过设定XTSTOP位将外部时钟的输入置为无效。

5.5.3 低速内部振荡器时钟

- 低速内部振荡器（低速OC0）：产生15kHz (TYP.) 的时钟振荡。不能将低速内部振荡器时钟用作CPU时钟。只有以下外围硬件能通过低速内部振荡器时钟运行：
 - 看门狗定时器（WWDT）
 - 实时时钟（RTC）
 - 15 位间隔定时器
 - 定时器 timerA

5.6 电源管理

5.6.1 供电方式

VDD：外部电源，电压范围 2.0 至 5.5V。

EVDD：外部电源，电压范围 2.0 至 5.5V。

VDD 引脚的电压必须等于 EVDD 引脚的电压。

5.6.2 上电复位

上电复位电路（POR）有以下功能。

- 在接通电源时产生内部复位信号。如果电源电压（VDD）大于检测电压（VPOR），就解除复位。但是，在达到工作电压范围前，必须通过电压检测电路或者外部复位保持复位状态。
- 将电源电压（VDD）和检测电压（VPDR）进行比较，当 $VDD < VPDR$ 时，产生内部复位信号。但是，在电源下降时，必须在小于工作电压范围前，转移到深度睡眠模式，或者通过电压检测电路或外部复位设定为复位状态。如果要重新开始运行，必须确认电源电压已恢复到工作电压范围内。

5.6.3 电压检测

电压检测电路通过选项字节设定运行模式和检测电压（VLVDH、VLVDL、VLVD）。电压检测（LVD）电路有以下功能：

- 将电源电压（VDD）和检测电压（VLVDH、VLVDL、VLVD）进行比较，产生内部复位或者中断请求信号。
- 电源电压的检测电压（VLVDH、VLVDL、VLVD）能通过选项字节选择检测电平。
- 能在深度睡眠模式中运行。
- 当电源上升时，在达到工作电压范围前，必须通过电压检测电路或者外部复位保持复位状态。当电源下降时，必须在小于工作电压范围前，转移到深度睡眠模式，或者通过电压检测电路或外部复位设定为复位状态。
- 工作电压范围根据用户选项字节的设定而变。

5.7 低功耗模式

BAT32G137 支持两种低功耗模式以便在功耗低，启动时间短，可用的唤醒源之间实现最佳的折中：

- 睡眠模式：通过执行睡眠指令进入睡眠模式。睡眠模式是停止 CPU 运行时钟的模式。在设定睡眠模式前，如果高速系统时钟振荡电路、高速内部振荡器或者副系统时钟振荡电路正在振荡，各时钟就继续振荡。虽然此模式无法让工作电流降到深度睡眠模式的程度，但是在想要通过中断请求

立即重新开始处理或者想要频繁地进行间歇运行时是一种有效的模式。

- 深度睡眠模式：通过执行深度睡眠指令进入深度睡眠模式。深度睡眠模式是停止高速系统时钟振荡电路和高速内部振荡器的振荡并且停止整个系统的模式。能大幅度地降低芯片的工作电流。因为深度睡眠模式能通过中断请求来解除，所以也能进行间歇运行。但是，在 X1 时钟的情况下，因为在解除深度睡眠模式时需要确保振荡稳定的等待时间，所以如果一定要通过中断请求立即开始处理，就必须选择睡眠模式。

在任何一种模式中，寄存器、标志和数据存储器全部保持设定为待机模式前的内容，并且还保持输入/输出端口的输出锁存器和输出缓冲器的状态。

5.8 复位功能

以下7种方法产生复位信号。

- (1) 通过RESETB引脚输入外部复位。
- (2) 通过看门狗定时器的程序失控检测产生内部复位。
- (3) 通过上电复位（POR）电路的电源电压和检测电压的比较产生内部复位。
- (4) 通过电压检测电路（LVD）的电源电压和检测电压的比较产生内部复位。
- (5) 因RAM奇偶校验错误而产生内部复位。
- (6) 因存取非法存储器而产生内部复位。
- (7) 软件复位

内部复位和外部复位相同，在产生复位信号后，从写在地址0000H 和0001H 中的地址开始执行程序。

5.9 中断功能

Cortex-M0+处理器内置了嵌套向量中断控制器(NVIC)，支持最多32个中断请求(IRQ)输入，以及1个不可屏蔽中断(NMI)输入，另外，处理器还支持多个内部异常。

本产品对32个可屏蔽中断请求(IRQ)和1个不可屏蔽中断(NMI)进行了扩展，最多能支持64个可屏蔽中断源，以及一个不可屏蔽中断源。中断源的实际个数因产品而不同。

		32引脚	40引脚	48引脚	64 引脚
可屏蔽中断	外部	11	11	11	12
	内部	29	29	29	29

5.10 实时时钟（RTC）

实时时钟（RTC）有以下功能。

- 具有年、月、星期、日、小时、分钟和秒的计数器。
- 固定周期中断功能（周期：0.5秒、1秒、1分钟、1小时、1日、1个月）

- 闹钟中断功能（闹钟：星期、小时、分钟）
- 1Hz的引脚输出功能
- 支持副系统时钟或者主系统时钟的分频作为RTC的运行时钟
- 实时时钟中断信号（INTRTC）能用作深度睡眠模式的唤醒
- 支持大范围的时钟校正功能

只有在选择副系统时钟（32.768kHz）或者主系统时钟的分频作为 RTC 的运行时钟的情况下，才能进行年、月、星期、日、小时、分钟和秒的计数。当选择低速内部振荡器时钟（15kHz）时，只能使用固定周期中断功能。

5.11 看门狗定时器

1 通道 WWDI，17bit 看门狗定时器通过选项字节设定计数运行。看门狗定时器以低速内部振荡器时钟（15kHz）运行。看门狗定时器用于检测程序失控。在检测到程序失控时，产生内部复位信号。

下述情况判断为程序失控：

- 当看门狗定时器计数器发生上溢时
- 当对看门狗定时器的允许寄存器（WDTE）执行1位操作指令时
- 当给WDTE寄存器写“ACH”以外的数据时
- 在窗口关闭期间给 WDTE 寄存器写数据时

5.12 SysTick 定时器

这个定时器是实时操作系统专用的，但也可以作为一个标准的递减计数器使用。

它的特点为：24 位递减计数器自装填能力计数器达到 0 时，有可屏蔽的系统中断的产生。

5.13 定时器 timer4

本产品内置含有4个16位定时器的定时器单元timer4。每个16位定时器称为一“通道”，既能分别用作独立的定时器，也能组合多个通道用作高级的定时器功能。

有关各功能的详细内容，请参照下表。

独立通道运行功能	多通道联动运行功能
<ul style="list-style-type: none"> ● 间隔定时器 ● 方波输出 ● 外部事件计数器 ● 分频器 ● 输入脉冲间隔的测量 ● 输入信号的高/低电平宽度的测量 ● 延迟计数器 	<ul style="list-style-type: none"> ● 单触发脉冲输出 ● PWM 输出 ● 多重 PWM 输出

5.13.1 独立通道运行功能

独立通道运行功能是不受其他通道运行模式的影响而独立使用任意通道的功能。独立通道运行功能能用作以下模式：

- (1) 间隔定时器：能用作以固定间隔产生中断（INTTM）的基准定时器。
- (2) 方波输出：每当产生 INTTM 中断时，就触发翻转，从定时器输出引脚（T0）输出50% 占空比的方波。
- (3) 外部事件计数器：对定时器输入引脚（T1）的输入信号的有效边沿进行计数，如果达到规定次数，就能用作产生中断的事件计数器。
- (4) 分频器功能（只限于单元0 的通道0）：对定时器输入引脚（T100）的输入时钟进行分频，然后从输出引脚（T000）输出。
- (5) 输入脉冲间隔的测量：在定时器输入引脚（T1）的输入脉冲信号的有效边沿开始计数并且在下一个脉冲的有效边沿捕捉计数值，从而测量输入脉冲的间隔。
- (6) 输入信号的高/ 低电平宽度的测量：在定时器输入引脚（T1）的输入信号的一个边沿开始计数并且在另一个边沿捕捉计数值，从而测量输入信号的高电平或者低电平的宽度。
- (7) 延迟计数器：在定时器输入引脚（T1）的输入信号的有效边沿开始计数并且在经过任意延迟期间后产生中断。

5.13.2 多通道联动运行功能

多通道联动运行功能可将主控通道（主要控制周期的基准定时器）和从属通道（遵从主控通道运行的定时器）组合实现的功能。多通道联动运行功能能用作以下模式：

- (1) 单触发脉冲输出：将2个通道成对使用，生成能任意设定输出时序和脉宽的单触发脉冲。
- (2) PWM（Pulse Width Modulation）输出：将2个通道成对使用，生成能任意设定周期和占空比的脉冲。
- (3) 多重PWM（Pulse Width Modulation）输出：能通过扩展PWM 功能并且使用1个主控通道和多个从属通道，以固定周期生成最多7种任意占空比的PWM信号。

5.13.3 8 位定时器运行功能

8位定时器运行功能可将16位定时器通道用作2个8位定时器通道的功能。（只能使用通道1和通道3）

5.13.4 LIN-bus 支持功能

timer4 单元可用于检查 LIN-bus 通信中的接收信号是否适合 LIN-bus 通信格式。

- (1) 唤醒信号的检测：在UART串行数据输入引脚（RxD）的输入信号的下降沿开始计数并且在上升沿捕捉计数值，从而测量低电平宽度。如果该低电平宽度大于等于某固定值，就认为是唤醒信号。
- (2) 间隔场的检测：在检测到唤醒信号后，从UART串行数据输入引脚（RxD）的输入信号的下降沿开始

计数并且在上升沿捕捉计数值，从而测量低电平宽度。如果该低电平宽度大于等于某固定值，就认为是间隔场。

(3) 同步场脉宽的测量：在检测到间隔场后，测量UART串行数据输入引脚（RxD）的输入信号的低电平宽度和高电平宽度。根据以此方式测量的同步场的位间隔，计算波特率。

5.14 定时器 timerA

本产品内置一个 16bit 定时器 timerA，由重加载寄存器和递减计数器构成。可用于以下工作模式：

- 计时器模式：对计数源进行计数（计数源可以是时钟或者外部事件）
- 脉冲输出模式：对计数源进行计数并在溢出时输出脉冲
- 事件计数模式：对外部事件进行计数，可工作于深度睡眠模式下。
- 脉冲宽度测量模式：对外部脉冲宽度进行测量
- 脉冲周期测量模式：对外部脉冲周期进行测量

5.15 定时器 timerM

本产品内置 2 通道专为电机控制优化过的 16bit 定时器 timerM，它有以下 4 种工作模式：

- 定时器模式：
 - 输入捕捉功能（以外部信号为触发，将计数值取到寄存器）
 - 输出比较功能（检测计数值和寄存器的值是否相同，且能在检测时更改引脚的输出）
 - PWM 功能（连续输出任意的脉宽）
- 复位同步 PWM 模式：输出锯齿波调制、无死区时间的三相波形（6 个）
- 互补 PWM 模式：输出三角波调制、有死区时间的三相波形（6 个）
- PWM3 模式：输出同周期 PWM 波形（2 个）

5.16 定时器 timerB

本产品内置一个 16bit 定时器 timerB，它有以下 3 种模式：

- 定时器模式：
 - 输入捕捉功能在上升沿、下降沿或者上升沿/下降沿的双边沿进行计数。
 - 输出比较功能“L”电平输出、“H”电平输出或者交替输出
- PWM 模式：能进行任意占空比的 PWM 输出。
- 相位计数模式：能自动测量 2 相编码器的计数值。

5.17 定时器 timerC

本产品内置一个 16bit 定时器 timerC，可由软件、比较器或定时器 timerM 进行触发，以实现输入捕获功能。

5.18 15 位间隔定时器

本产品内置一个15位间隔定时器，可按事先设定的任意时间间隔产生中断（INTIT），可用于从深度睡眠模式中唤醒。

5.19 时钟输出/蜂鸣器输出控制电路

时钟输出控制器用于给外围IC提供时钟，蜂鸣器输出控制器用于输出蜂鸣器频率的方波。由专门的引脚实现时钟输出或者蜂鸣器输出。

5.20 通用串行通讯单元

本产品内置2个通用串行通讯单元，每个单元最多有4个串行通讯通道。能实现标准SPI、简易SPI、UART 和简易I2C的通信功能。以64pin产品为例，各通道的功能分配如下：

5.20.1 3 线串行接口（简易 SPI）

与主控设备输出的串行时钟（SCK）同步进行数据的发送和接收。

这是使用1条串行时钟（SCK）、1条发送串行数据（SO）和1条接收串行数据（SI）共3条通信线进行通信的时钟同步通信接口。

[数据的发送和接收]

- 7位或者8位的数据长度
- 发送和接收数据的相位控制
- MSB/LSB优先的选择

[时钟控制]

- 主控或者从属的选择
- 输入/输出时钟的相位控制
- 由预分频器和通道内部计数器产生的传送周期
- 最大传送速率

主控通信：Max. $f_{CLK}/2$

从属通信：Max. $f_{MCK}/6$

[中断功能]

- 传送结束中断、缓冲器空中断

[错误检测标志]

- 溢出错误

5. 20. 2 带从属片选功能的 SPI

支持从属片选输入功能的SPI串行通信接口。这是使用一个从属片选输入（SS1）、1条串行时钟（SCK）、1条发送串行数据（SO）和1条接收串行数据（SI）共4条通信线进行通信的时钟同步通信接口。

[数据的发送和接收]

- 7位或者8位的数据长度
- 发送和接收数据的相位控制
- MSB/LSB优先的选择
- 发送和接收数据的电平设定

[时钟控制]

- 输入/输出时钟的相位控制
 - 由预分频器和通道内部计数器产生的传送周期
 - 最大传送速率
- 从属通信：Max. fMCK/6

[中断功能]

- 传送结束中断、缓冲器空中断

[错误检测标志]

- 溢出错误

5. 20. 3 UART

通过串行数据发送（TxD）和串行数据接收（RxD）共2条线进行异步通信的功能。使用这2条通信线，按数据帧（由起始位、数据、奇偶校验位和停止位构成）与其他通信方进行异步（使用内部波特率）的数据发送和接收。能通过使用发送专用（偶数通道）和接收专用（奇数通道）共2个通道来实现全双工UART通信，而且还能通过组合timer4单元和外部中断（INTP0）来支持LIN-bus。

[数据的发送和接收]

- 7位、8位或者9位的数据长度
- MSB/LSB优先的选择
- 发送和接收数据的电平设定、反相的选择
- 奇偶校验位的附加、奇偶校验功能
- 停止位的附加、停止位的检测

[中断功能]

- 传送结束中断、缓冲器空中断
- 帧错误、奇偶校验错误或者溢出错误引起的错误中断

[错误检测标志]

- 帧错误、奇偶校验错误、溢出错误

[LIN-bus 功能]

- 唤醒信号的检测
- 间隔场（BF）的检测

- 同步场的测量、波特率的计算

5.20.4 简易 I2C

通过串行时钟（SCL）和串行数据（SDA）共2条线与多个设备进行时钟同步通信的功能。因为此简易 I2C是为了与闪存、A/D 转换器等设备进行单通信而设计的，所以只能用作主控设备。开始条件和停止条件与操作控制寄存器一样，必须遵守AC特性，通过软件进行处理。

[数据的发送和接收]

- 主控发送、主控接收（只限于单主控的主控功能）
- ACK输出功能注、ACK检测功能
- 8位数据长度（在发送地址时，用高7位指定地址，用最低位进行R/W控制）
- 通过软件产生开始条件和停止条件

[中断功能]

- 传送结束中断

[错误检测标志]

- ACK错误、溢出错误

[简易 I2C 不支持的功能]

- 从属发送、从属接收
- 多主控功能（仲裁失败检测功能）
- 等待检测功能

5.21 标准串行接口 IICA

串行接口 IICA 有以下 3 种模式：

- 运行停止模式：这是用于不进行串行传送时的模式，能降低功耗。
- I2C 总线模式（支持多主控）：此模式通过串行时钟（SCLA）和串行数据总线（SDAA）的2条线，与多个设备进行8位数据传送。符合 I2C总线格式，主控设备能在串行数据总线上给从属设备生成“开始条件”、“地址”、“传送方向的指示”、“数据”和“停止条件”。从属设备通过硬件自动检测接收到的状态和数据。能通过此功能简化应用程序的 I2C总线控制部分。因为串行接口 IICA 的 SCLA 引脚和 SDAA 引脚用作漏极开路输出，所以串行时钟线和串行数据总线需要上拉电阻。
- 唤醒模式：在深度睡眠模式中，当接收到来自主控设备的扩展码或者本地站地址时，能通过产生中断请求信号（INTIICA）解除深度睡眠模式。通过 IICA 控制寄存器进行设定。

5.22 控制器 CAN

通用的CAN总线接口。

5.23 模数转换器 (ADC)

本产品内置12位分辨率的模数转换器SARADC，可将模拟输入转换为数字值，支持多达16个通道的ADC模拟输入（ANI0~ANI15）。该ADC含有以下的功能：

- 12位分辨率、转换速率1.06MSPS。
- 触发方式：支持软件触发，硬件触发和待机状态下的硬件触发
- 通道选择：支持单通道选择和多通道扫描两种模式
- 转换模式：支持单次转换和连续转换
- 工作电压：支持 $2.0V \leq VDD \leq 5.5V$ 的工作电压范围
- 可检测内置基准电压（1.45V）和温度传感器。

ADC 能通过下述的模式组合设定各种A/D 转换模式。

触发模式	软件触发	通过软件操作来开始转换。
	硬件触发无等待模式	通过检测硬件触发来开始转换。
	硬件触发等待模式	在切断电源的转换待机状态下，通过检测硬件触发来接通电源，在经过A/D电源稳定等待时间后自动开始转换。
通道选择模式	选择模式	选择1个通道的模拟输入，进行A/D转换。
	扫描模式	按顺序对4个通道的模拟输入进行A/D转换。能选择ANI0~ANI15中连续的4个通道作为模拟输入。
转换模式	单次转换模式	对所选通道进行1次A/D转换。
	连续转换模式	对所选通道进行连续的A/D转换，直到被软件停止为止。
采样时间/转换时间	采样时钟数/转换时钟数	采样时间可由寄存器设定，采样时钟数默认值为13.5个clk，转换时钟数Min值为31.5个clk。

5.24 数模转换器 (DAC)

本产品内置2通道8位分辨率的模数转换器DAC，可将数字输入转换为模拟信号。具有以下特性：

- 8 位分辨率D/A转换器
- 支持两路独立模拟通道的输出
- R-2R梯型网络
- 内置实时输出功能

5.25 可编程增益放大器 (PGA)

本产品内置两路可编程增益放大器 (PGA0 和 PGA1)，具有如下功能：

- 每路 PGA 的放大增益有 7 种选择：4 倍，8 倍，10 倍，12 倍，14 倍，16 倍，32 倍
- 可选择外部引脚作为 PGA 负端反馈电阻的地（可用作差分模式）
- PGA0 的输出可被选为用于 A/D 转换器的模拟输入或者比较器 0 (CMP0) 正端的模拟输入
- PGA1 的输出可被选为用于 A/D 转换器的模拟输入

5.26 比较器 (CMP)

本产品内置两通道比较器 CMP0 和 CMP1，具有以下功能：

- CMP1 的外部输入及参考多通道可选。
- 能给基准电压选择外部基准电压输入和内部基准电压。
- 能选择噪声消除数字滤波器的消除宽度。
- 能检测比较器输出的有效边沿并且产生中断信号。
- 能检测比较器输出的有效边沿并且将事件信号输出到联动控制器。

5.27 两线串行调试端口 (SW-DP)

ARM 的 SW-DP 接口允许通过串行线调试工具连接到单片机。

5.28 安全功能

5.28.1 闪存 CRC 运算功能 (高速 CRC、通用 CRC)

通过 CRC 运算检测闪存的数据错误。

根据不同的用途和使用条件，分别使用以下 2 个 CRC。

- 高速 CRC：在初始化程序中，能停止 CPU 的运行并且高速检查整个代码闪存区。
- 通用 CRC：在 CPU 运行中，不限于代码闪存区而能用于多用途的检查。

5.28.2 RAM 奇偶校验错误检测功能

在读 RAM 数据时，检测奇偶校验错误。

5.28.3 SFR 保护功能

防止因 CPU 失控而改写重要的 SFR (Special Function Register)。

5.28.4 非法存储器存取检测功能

检测对非法存储器区域 (没有存储器的区域或者存取受限的区域) 的非法存取。

5.28.5 频率检测功能

能使用 timer4 单元自检测 CPU 或外围硬件时钟频率。

5.28.6 A/D 测试功能

通过对 A/D 转换器的正 (+) 基准电压、负 (-) 基准电压、模拟输入通道 (ANI)、温度传感器输出电压以及内部基准电压进行 A/D 转换来对 A/D 转换器进行自检测。

5.28.7 输入/输出端口的数字输出信号电平检测功能

在输入/输出端口为输出模式时, 能读引脚的输出电平。


5.29 按键功能

能通过按键中断输入引脚 (KR0~KR7) 输入下降沿, 产生键中断 (INTKR)。

6 电气特性

6.1 典型应用外围电路

MCU 典型应用外围电路的器件连接参考如下：



6.2 绝对最大电压额定值

($T_A = -40 \sim +105^\circ\text{C}$)

项目	符号	条件	额定值	单位
电源电压	VDD		-0.5~+6.5	V
	EVDD		-0.5~+6.5	V
输入电压	VI1	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P70~P77、 P120、P136、P140、P141、P146、P147	-0.3~EVDD+0.3 并且 -0.3~VDD+0.3 ^{注1}	V
	VI2	P60~P63(N 沟道漏极开路)	-0.3~+6.5	V
	VI3	P20~P27、P121~P124、P137、 EXCLK、EXCLKS、RESETB	-0.3~VDD+0.3 ^{注1}	V
输出电压	V01	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P60~P63、 P70~P77、P120、P130、P136、P140、 P141、P146、P147	-0.3~EVDD+0.3 并且 -0.3~VDD+0.3 ^{注1}	V
	V02	P20~P27、P137	-0.3~VDD+0.3 ^{注1}	V
模拟输入电压	VA11	AN18~AN112	-0.3~EVDD+0.3 并且 -0.3~AVREF(+)+0.3 ^{注1、2}	V
	VA12	AN10~AN17	-0.3~VDD+0.3 并且 -0.3~AVREF(+)+0.3 ^{注1、2}	V

注:

1. 不超过 6.5V。
2. A/D 转换对象的引脚不能超过 AVREF(+)+0.3。

注意:

即使是各项目中的 1 个项目瞬间超过绝对最大额定值，也可能降低产品的质量。绝对最大额定值是可能给产品带来物理性损伤的额定值，必须在不超过额定值的状态下使用产品。

备注:

1. 在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。
2. AVREF(+): A/D 转换器的正 (+) 基准电压
3. 将 VSS 作为基准电压。

6.3 绝对最大电流额定值

($T_A = -40 \sim +105^\circ\text{C}$)

项目	符号	条件		额定值	单位
高电平输出电流	IOH1	每个引脚	P00~P06、P10~P17、P30、P31、P40~P43、 P50~P55、P70~P77、P120、P130、P136、 P137、P140、P141、P146、P147	- 40	mA
		引脚合计 - 170mA	P00~P04、P40~P43、P120、P130、P136、 P137、P140、P141	- 70	mA
			P05、P06、P10~P17、P30、P31、P50~P55、 P70~P77、P146、P147	- 100	mA
	IOH2	每个引脚	P20~P27	- 3	mA
		引脚合计		- 15	mA
低电平输出电流	IOL1	每个引脚	P00~P06、P10~P17、P30、P31、P40~P43、 P50~P55、P60~P63、P70~P77、P120、P130、 P136、P137、P140、P141、P146、P147	40	mA
		引脚合计 170mA	P00~P04、P40~P43、P120、P130、P136、 P137、P140、P141	100	mA
			P05、P06、P10~P17、P30、P31、P50~P55、 P70~P77、P146、P147	120	mA
	IOL2	每个引脚	P20~P27	15	mA
		引脚合计		45	mA
工作环境温度	TA	通常运行时		- 40~+105	°C
		闪存编程时			
保存温度	Tstg			- 65~+150	°C

注意:

即使是各项目中的 1 个项目瞬间超过绝对最大额定值, 也可能降低产品的质量。绝对最大额定值是不可能给产品带来物理性损伤的额定值, 必须在不超过额定值的状态下使用产品。

备注:

在没有特别指定的情况下, 复用引脚的特性和端口引脚的特性相同。

6.4 振荡电路特性

6.4.1 X1, XT1 特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = 0\text{V}$)

项目	谐振器	条件	MIN	TYP	MAX	单位
X1 时钟振荡频率 (f_x)	陶瓷谐振器/ 晶体谐振器	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$	1.0	-	20.0	MHz
XT1 时钟振荡频率 (f_{xt})	晶体谐振器	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$	32	32.768	35	kHz

注:

只表示振荡电路的频率容许范围, 指令执行时间请参照 AC 特性。

请委托谐振器厂商给予安装电路后的评估, 并且在确认振荡特性后使用。

6.4.2 内部振荡器特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = 0\text{V}$)

谐振器	条件	MIN	TYP	MAX	单位
高速内部振荡器的时钟频率 (f_{IH}) ^{注 1, 2}		1.0		64.0	MHz
高速内部振荡器的时钟频率精度	$T_A = -20 \sim +105^\circ\text{C}$	-1.0		+1.0	%
	$T_A = -40 \sim -20^\circ\text{C}$	-1.5		+1.5	%
低速内部振荡器的时钟频率 (f_{IL})		10	15	20	kHz

注:

1. 通过选项字节选择高速内部振荡器的频率。
2. 只表示振荡电路的特性, 指令执行时间请参照 AC 特性。

6.5 DC 特性

6.5.1 引脚特性

($T_A = -40 \sim +105^\circ\text{C}$, $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$, $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位		
高电平输出 电流 ^{注1}	IOH1	P00~P06、P10~P17、P30、P31、P40~ P43、P50~P55、P70~P77、P120、P130、 P136、P137、P140、P141、P146、P147 单独 1 个引脚	2.0V ≤ EVDD ≤ 5.5V -40~+85°C			-12.0 ^{注2}	mA	
			2.0V ≤ EVDD ≤ 5.5V 85~+105°C			-6.0 ^{注2}		
		P00~P04、P40~P43、P120、P130、 P136、P137、P140、P141 引脚合计（占空比 ≤ 70%时 ^{注3} ）	4.0V ≤ EVDD ≤ 5.5V -40~+85°C			-60.0	mA	
			4.0V ≤ EVDD ≤ 5.5V 85~+105°C			-30.0		
			2.4V ≤ EVDD < 4.0V			-12.0	mA	
			2.0V ≤ EVDD < 2.4V			-6.0	mA	
		P05、P06、P10~P17、P30、P31、P50~ P53、P70~P77、P146、P147 引脚合计（占空比 ≤ 70%时 ^{注3} ）	4.0V ≤ EVDD ≤ 5.5V -40~+85°C			-80.0	mA	
			4.0V ≤ EVDD ≤ 5.5V 85~+105°C			-30.0		
			2.4V ≤ EVDD < 4.0V			-20.0	mA	
			2.0V ≤ EVDD < 2.4V			-10.0	mA	
		引脚合计（占空比 ≤ 70%时 ^{注3} ）	2.0V ≤ EVDD ≤ 5.5V -40~+85°C			-140.0	mA	
			2.0V ≤ EVDD ≤ 5.5V 85~+105°C			-60.0		
		IOH2	P20 ~ P27 单独 1 个引脚	2.0V ≤ VDD ≤ 5.5V			-2.5 ^{注2}	mA
			引脚合计（占空比 ≤ 70%时 ^{注3} ）	2.0V ≤ VDD ≤ 5.5V			-10	mA

注：

1. 这是即使电流从 EVDD、VDD 引脚流到输出引脚也保证器件工作的电流值。
2. 不能超过合计的电流值。
3. 这是“占空比 ≤ 70%条件”的输出电流值。

改为占空比 > 70% 的输出电流值能用以下的计算式进行计算（将占空比改为 n% 的情况）。

$$\bullet \text{ 引脚合计的输出电流} = (\text{IOH} \times 0.7) / (n \times 0.01)$$

$$\langle \text{计算例子} \rangle \text{ IOH} = -10.0\text{mA}, n = 80\%$$

$$\text{引脚合计的输出电流} = (-10.0 \times 0.7) / (80 \times 0.01) \approx -8.7\text{mA}$$

各引脚的电流不会因占空比而变，而且不会流过绝对最大额定值以上的电流。

注意：在 N 沟道漏极开路模式中，P00、P02~P04、P10、P11、P13~P15、P17、P30、P50、P51、P55、P71、P74 不输出高电平（以 64 引脚产品为例）。

备注：在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。

(TA = -40~+105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, VSS = EVSS = 0V)

项目	符号	条件	MIN	TYP	MAX	单位	
低电平输出 电流 ^{注1}	IOL1	P00~P06、P10~P17、P30、P31、P40~P43、 P50~P55、P60~P63、P70~P77、P120、 P130、P136、P137、P140、P141、P146、P147 单独1个引脚	2.0V ≤ EVDD ≤ 5.5V -40~+85°C			35 ^{注2}	mA
			2.0V ≤ EVDD ≤ 5.5V 85~+105°C			20 ^{注2}	
		P00~P04、P40~P43、P120、P130、P136、 P137、P140、P141 引脚合计（占空比 ≤ 70%时 ^{注3} ）	4.0V ≤ EVDD ≤ 5.5V -40~+85°C			100	mA
			4.0V ≤ EVDD ≤ 5.5V 85~+105°C			70	
			2.4V ≤ EVDD < 4.0V			30	mA
			2.0V ≤ EVDD < 2.4V			15	mA
		P05、P06、P10~P17、P30、P31、P50~P55、 P60~P63、P70~P77、P146、P147 引脚合计（占空比 ≤ 70%时 ^{注3} ）	4.0V ≤ EVDD ≤ 5.5V -40~+85°C			120	mA
			4.0V ≤ EVDD ≤ 5.5V 85~+105°C			80	
			2.4V ≤ EVDD < 4.0V			40	mA
			2.0V ≤ EVDD < 2.4V			20	mA
		全部引脚合计（占空比 ≤ 70%时 ^{注3} ）	2.0V ≤ EVDD ≤ 5.5V -40~+85°C			150	mA
			2.0V ≤ EVDD ≤ 5.5V 85~+105°C			100	
	IOL2	P20~P27 单独1个引脚	2.0V ≤ VDD ≤ 5.5V			10 ^{注2}	mA
			全部引脚合计（占空比 ≤ 70%时 ^{注3} ）	2.0V ≤ VDD ≤ 5.5V			40

注：

1. 这是即使电流从输出引脚流到 EVSS、VSS 引脚也保证器件工作的电流值。
2. 不能超过合计的电流值。
3. 这是“占空比 ≤ 70%条件”的输出电流值。

改为占空比 > 70% 的输出电流值能用以下的计算式进行计算（将占空比改为 n% 的情况）。

$$\bullet \text{ 引脚合计的输出电流} = (IOL \times 0.7) / (n \times 0.01)$$

$$\langle \text{计算例子} \rangle \quad IOL = 10.0\text{mA}, n = 80\%$$

$$\text{引脚合计的输出电流} = (10.0 \times 0.7) / (80 \times 0.01) \approx 8.7\text{mA}$$

各引脚的电流不会因占空比而变，而且不会流过绝对最大额定值以上的电流。

备注：在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。

($T_A = -40 \sim +105^\circ\text{C}$, $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$, $\text{VSS} = \text{Evss} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位	
高电平输入电压	VIH1	P00~P06、P10~P17、P30、P31、P40~P43、P50~P55、P70~P77、P120、P136、P140、P141、P146、P147	施密特输入	0.8EVDD		EVDD	V
	VIH2	P01、P03、P04、P10、P14~P17、P30、P50、P55	TTL 输入 $4.0\text{V} \leq \text{EVDD} \leq 5.5\text{V}$	2.2		EVDD	V
			TTL 输入 $3.3\text{V} \leq \text{EVDD} < 4.0\text{V}$	2.0		EVDD	V
			TTL 输入 $2.0\text{V} \leq \text{EVDD} < 3.3\text{V}$	1.5		EVDD	V
	VIH3	P20~P27、P137		0.7VDD		VDD	V
	VIH4	P60~P63		0.7EVDD		6.0	V
	VIH5	P121~P124、EXCLK、EXCLKS、RESETB		0.8VDD		VDD	V
低电平输入电压	VIL1	P00~P06、P10~P17、P30、P31、P40~P43、P50~P55、P70~P77、P120、P136、P140、P141、P146、P147	施密特输入	0		0.2EVDD	V
	VIL2	P01、P03、P04、P10、P14~P17、P30、P50、P55	TTL 输入 $4.0\text{V} \leq \text{EVDD} \leq 5.5\text{V}$	0		0.8	V
			TTL 输入 $3.3\text{V} \leq \text{EVDD} < 4.0\text{V}$	0		0.5	V
			TTL 输入 $2.0\text{V} \leq \text{EVDD} < 3.3\text{V}$	0		0.32	V
	VIL3	P20~P27、P137		0		0.3VDD	V
	VIL4	P60~P63		0		0.3EVDD	V
	VIL5	P121~P124、EXCLK、EXCLKS、RESETB		0		0.2VDD	V

注意：

即使在 N 沟道漏极开路模式中，P00、P02~P04、P10、P11、P13~P15、P17、P30、P50、P51、P55、P71、P74 的 VIH 最大值 (MAX.) 也为 EVDD (以 64 引脚产品为例)。

备注：在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。

(TA = -40 ~ +105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, VSS = Evss = 0V)

项目	符号	条件	MIN	TYP	MAX	单位
高电平输出电压	VOH1	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P70~P77、 P120、P130、P136、P137、P140、 P141、P146、P147	4.0V ≤ EVDD ≤ 5.5V、 IOH1 = -12.0mA	EVDD - 1.5		V
			4.0V ≤ EVDD ≤ 5.5V、 IOH1 = -6.0mA	EVDD - 0.7		V
			2.4V ≤ EVDD ≤ 5.5V、 IOH1 = -3.0mA	EVDD - 0.6		V
			2.0V ≤ EVDD ≤ 5.5V、 IOH1 = -2mA	EVDD - 0.5		V
	VOH2	P20~P27	4.0V ≤ VDD ≤ 5.5V、 IOH2 = -2.5mA	EVDD - 1.5		V
			4.0V ≤ VDD ≤ 5.5V、 IOH2 = -1.5mA	EVDD - 0.7		V
			2.4V ≤ VDD ≤ 5.5V、 IOH2 = -0.5mA	EVDD - 0.6		V
			2.0V ≤ VDD ≤ 5.5V、 IOH2 = -0.4mA	VDD - 0.5		V
低电平输出电压	VOL1	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P60~P63、 P70~P77、P120、P130、P136、 P137、P140、P141、P146、P147	4.0V ≤ EVDD ≤ 5.5V、 IOL1 = 35.0mA		1.2	V
			4.0V ≤ EVDD ≤ 5.5V、 IOL1 = 20.0mA		0.7	V
			2.4V ≤ EVDD ≤ 5.5V、 IOL1 = 9.0mA		0.4	V
			2.0V ≤ EVDD ≤ 5.5V、 IOL1 = 7.0mA		0.4	V
	VOL2	P20~P27	4.0V ≤ VDD ≤ 5.5V、 IOL2 = 10.0mA		1.2	V
			4.0V ≤ VDD ≤ 5.5V、 IOL2 = 6.0mA		0.7	V
			2.4V ≤ VDD ≤ 5.5V、 IOL2 = 2.5mA		0.4	V
			2.0V ≤ VDD ≤ 5.5V、 IOL2 = 2.0mA		0.4	V

注意：

在N沟道漏极开路模式中，P00、P02~P04、P10、P11、P13~P15、P17、P30、P50、P51、P55、P71、P74不输出高电平（以64引脚产品为例）。

备注：在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。

($T_A = -40 \sim +105^\circ\text{C}$, $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$, $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位	
高电平输入漏电流	ILIH1	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P70~P77、 P120、P136、P140、P141、P146、 P147	VI=EVDD		1	μA	
							ILIH2
	ILIH3	P121~P124 (X1、X2、 EXCLK、XT1、XT2、EXCLKS)	VI=VDD, 输入端口和 外部时钟输入时		1	μA	
			VI=VDD, 连接谐振器时		10	μA	
低电平输入漏电流	ILIL1	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P70~P77、 P120、P136、P140、P141、P146、 P147	VI=EVSS		-1	μA	
							ILIL2
	ILIL3	P121~P124 (X1、X2、 EXCLK、XT1、XT2、EXCLKS)	VI=VSS, 输入端口和 外部时钟输入时		-1	μA	
			VI=VSS, 连接谐振器时		-10	μA	
内部上拉电阻	RU	P00~P06、P10~P17、P30、P31、 P40~P43、P50~P55、P70~P77、 P120、P136、P137、P140、P141、 P146、P147	VI=EVSS, 输入端口时	10	30	100	k Ω

备注：在没有特别指定的情况下，复用引脚的特性和端口引脚的特性相同。

6.5.2 电源电流特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件		MIN.	TYP.	MAX.	单位			
电源电流 ^{注1}	I _{DD1}	运行模式	高速内部振荡器	f _{HOCO} =64MHz、f _{IH} =32MHz 注3		3.9	7.1	mA		
				f _{HOCO} =48MHz、f _{IH} =48MHz 注3		4.0	7.9			
				f _{HOCO} =32MHz、f _{IH} =32MHz 注3		3.6	6.6			
			高速主系统时钟	f _{MX} =20MHz 注2	输入方波		2.3	4.3	mA	
			连接晶振			2.3	4.3			
			副系统时钟运行	f _{SUB} =32.768kHz 注4	输入方波		70	85	uA	
		连接晶振			70	85				
	I _{DD2}	睡眠模式	高速内部振荡器		f _{HOCO} =64MHz、f _{IH} =32MHz 注3		1.2	3.2	mA	
					f _{HOCO} =48MHz、f _{IH} =48MHz 注3		1.2	3.7		
					f _{HOCO} =32MHz、f _{IH} =32MHz 注3		1.2	2.6		
				高速主系统时钟	f _{MX} =20MHz 注2	输入方波		0.7	1.8	mA
				连接晶振			0.7	1.8		
			副系统时钟运行	f _{SUB} =32.768kHz 注5	输入方波		0.7	13	uA	
	连接晶振		0.7		13					
I _{DD3} ^{注6}	深睡眠模式 ^{注7}	T _A =-40°C~+70°C VDD=3.0V			0.45	3.0	uA			
		T _A =-40°C~+85°C VDD=3.0V			0.45	5.0				
		T _A =-40°C~+105°C VDD=3.0V			0.45	12.5				

- 注： 1. 这是流过 VDD 和 EVDD 的总电流，包含输入引脚固定为 VDD、EVDD 或者 VSS、EVSS 状态的输入漏电流。TYP. 值：CPU 处于乘法运算指令执行 (IDD1)，且不包含外围工作电流。MAX. 值：CPU 处于乘法运算指令执行 (IDD1)，且包含外围工作电流，但不包含流到 A/D 转换器、LVD 电路、I/O 端口以及内部上拉或者下拉电阻的电流，也不包含改写数据闪存时的电流。
2. 这是高速内部振荡器和副系统时钟停止振荡的情况。
3. 这是高速主系统时钟和副系统时钟停止振荡的情况。
4. 这是高速内部振荡器和高速主系统时钟停止振荡的情况。
5. 这是高速内部振荡器和高速主系统时钟停止振荡的情况。包含流到 RTC 的电流，但是不包含流到 15 位间隔定时器和看门狗定时器的电流。
6. 不包含流到 RTC、15 位间隔定时器和看门狗定时器的电流。
7. 有关深度睡眠模式中副系统时钟运行时的电流值，请参照睡眠模式中副系统时钟运行时的电流值。

备注：

- f_{HOCO}：高速内部振荡器的时钟频率，f_{IH}：高速内部振荡器提供的系统时钟频率。
- f_{SUB}：外部副系统时钟频率 (XT1/XT2 时钟振荡频率)。
- f_{MX}：外部主系统时钟频率 (X1/X2 时钟振荡频率)。
- TYP. 值的温度条件是 T_A=25°C。

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{V}_{\text{SS}} = \text{EVSS} = 0\text{V}$)

参数	符号	条件	MIN.	TYP.	MAX.	Unit	
低速内部振荡器工作电流	IFIL ^{注1}			0.2		uA	
RTC 工作电流	IRTC ^{注1,2,3}			0.04		uA	
15 位间隔定时器工作电流	IIT ^{注1,2,4}			0.02		uA	
看门狗定时器工作电流	IWDT ^{注1,2,5}	fIL=15kHz		0.22		uA	
AD 转换器工作电流	IADC ^{注1,6}	ADC HS 模式@64MHz		2.2		mA	
		ADC HS 模式@4MHz		1.3		mA	
		ADC LC 模式@24MHz		1.1		mA	
		ADC LC 模式@4MHz		0.8		mA	
D/A 转换器工作电流	IDAC ^{注1,8}	每个通道		1.4		mA	
PGA 工作电流		每个通道		480	700	uA	
比较器工作电流	ICMP ^{注1,9}	每个通道	不使用内部基准电压		60	100	uA
			使用内部基准电压		80	140	uA
LVD 工作电流	ILVD ^{注1,7}			0.08		uA	

注:

1. 这是流过VDD 的电流。
2. 这是高速内部振荡器和高速系统时钟停止振荡的情况。
3. 这是只流到实时时钟 (RTC) 的电流 (不包含低速内部振荡器和XT1 振荡电路的工作电流)。在运行模式或者睡眠模式中实时时钟运行的情况下, 微控制器的电流值为IDD1或者IDD2加上IRTC的值。另外, 当选择低速内部振荡器时, 必须加上IFIL。副系统时钟运行时的IDD2包含实时时钟的工作电流。
4. 这是只流到15位间隔定时器的电流 (不包含低速内部振荡器和XT1振荡电路的工作电流)。在运行模式或者睡眠模式中15位间隔定时器运行的情况下, 微控制器的电流值为IDD1或者IDD2加上IIT的值。另外, 当选择低速内部振荡器时, 必须加上IFIL。
5. 这是只流到看门狗定时器的电流 (包含低速内部振荡器的工作电流)。在看门狗定时器运行的情况下, 微控制器的电流值为IDD1或者IDD2或者IDD3加上IWDT的值。
6. 这是只流到A/D转换器的电流。在运行模式或者睡眠模式中A/D转换器运行的情况下, 微控制器的电流值为IDD1或者IDD2加上IADC的值。
7. 这是只流到LVD电路的电流。在LVD电路运行的情况下, 微控制器的电流值为IDD1或者IDD2或者IDD3加上ILVD的值。
8. 这是只流到D/A转换器的电流。在运行模式或者睡眠模式中D/A转换器运行的情况下, 微控制器的电流值为IDD1或者IDD2加上IDAC的值。
9. 这是只流到比较器电路的电流。在比较器电路运行的情况下, 微控制器的电流值为IDD1或者IDD2或者IDD3加上ICMP的值。

备注:

1. fIL : 低速内部振荡器的时钟频率
2. TYP. 值的温度条件是 $T_A = 25^\circ\text{C}$ 。

6.6 AC 特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件		MIN	TYP	MAX	单位
指令周期 (最短指令执行时间)	TCY	主系统时钟 (fMAIN) 运行	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$	0.02084		1	μs
		副系统时钟 (fSUB) 运行	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$	28.5	30.5	31.3	μs
外部系统时钟 频率	fEX	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		1.0		20.0	MHz
	fEXS	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		32.0		35.0	kHz
外部系统时钟 输入的高低电 平宽度	tEXH、 tEXL	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		24			ns
	tEXHS、 tEXLS	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		13.7			μs
TI00 ~ TI03、输入的 高低电平宽度	tTIH、 tTIL	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		$1/\text{fMCK} + 10$			ns
定时器 timerA 的输入周期	tC	TAIO	$2.4\text{V} \leq \text{EVDD} \leq 5.5\text{V}$	100			ns
			$2.0\text{V} \leq \text{EVDD} < 2.4\text{V}$	300			ns
定时器 timerA 输入的高低电 平宽度	tTAIH、 tTAIL	TAIO	$2.4\text{V} \leq \text{EVDD} \leq 5.5\text{V}$	40			ns
			$2.0\text{V} \leq \text{EVDD} < 2.4\text{V}$	120			ns

备注：fMCK：timer4单元的运行时钟频率

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{V}_{\text{SS}} = \text{EVSS} = 0\text{V}$)

项目	符号	条件		MIN	TYP	MAX	单位
定时器 M 输入的高低电平宽度	tTMIH、 tTMIL	TMIOA0、TMIOA1、TMIOB0、TMIOB1、 TMIOC0、TMIOC1、TMIOD0、TMIOD1		3/fCLK			ns
定时器 M 强制截止信号输入的低电平宽度	tTMSIL	P136/INTP0	2MHz < fCLK ≤ 48MHz	1			μs
			fCLK ≤ 2MHz	1/fCLK+1			μs
定时器 B 输入的高低电平宽度	tTBIH、 tTBIL	TBIOA、TBIOB		2.5/fCLK			ns
TO00 ~ TO03、 TAIO0、TAO0、 TMIOA0、TMIOA1、 TMIOB0、TMIOB1、 TMIOC0、TMIOC1、 TMIOD0、TMIOD1、 TBIOA、TBIOB 的 输出频率	fTO	4.0V ≤ EVDD ≤ 5.5V				16	MHz
		2.4V ≤ EVDD < 4.0V				8	MHz
		2.0V ≤ EVDD < 2.4V				4	MHz
CLKBUZ0、CLKBUZ1 的输出频率	fPCL	4.0V ≤ EVDD ≤ 5.5V				16	MHz
		2.4V ≤ EVDD < 4.0V				8	MHz
		2.0V ≤ EVDD < 2.4V				4	MHz
中断输入的高低电平 宽度	tINTH、 tINTL	INTP0 ~ INTP11	2.0V ≤ EVDD ≤ 5.5V	1			μs
键中断输入的高低电平 宽度	tKR	KR0 ~ KR7	2.0V ≤ EVDD ≤ 5.5V	250			ns
RESETB 的低电平宽度	tRSL			10			μs

6.7 外围功能特性

6.7.1 通用接口单元

(1) UART 模式

- ($T_A = -40 \sim +85^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = \text{EVSS} = 0\text{V}$)

项目	条件		规格值		单位
			MIN	MAX	
传送速率	$2.0\text{V} \leq \text{EVDD} \leq 5.5\text{V}$			fMCK/6	bps
		最大传送速率的理论值 fMCK=fCLK		8	Mbps

- ($T_A = +85 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = \text{EVSS} = 0\text{V}$)

项目	条件		规格值		单位
			MIN	MAX	
传送速率	$2.0\text{V} \leq \text{EVDD} \leq 5.5\text{V}$			fMCK/12	bps
		最大传送速率的理论值 fMCK=fCLK		4	Mbps

(2) 三线SPI模式（主控模式，内部时钟输出）

(TA = -40 ~ +105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, Vss = EVSS = 0V)

项目	符号	条件	-40 ~ +85° C		+85 ~ +105° C		单位	
			MIN	MAX	MIN	MAX		
SCLKp 周期 时间	tKCY1	tKCY1 ≥ 2/fCLK	4.0V ≤ EVDD ≤ 5.5V	41.67		83.33		ns
			2.7V ≤ EVDD ≤ 5.5V	83.33		166.67		
			2.4V ≤ EVDD ≤ 5.5V	125		250		ns
			2.0V ≤ EVDD ≤ 5.5V	250		500		ns
SCLKp 高/低 电平宽度	tKH1	4.0V ≤ EVDD ≤ 5.5V	tKCY1/2-7		tKCY1/2-14		ns	
		2.7V ≤ EVDD ≤ 5.5V	tKCY1/2-10		tKCY1/2-20		ns	
	tKL1	2.4V ≤ EVDD ≤ 5.5V	tKCY1/2-18		tKCY1/2-36		ns	
		2.0V ≤ EVDD ≤ 5.5V	tKCY1/2-38		tKCY1/2-76		ns	
SDIp 准备时间 (对 SCLKp↑)	tSIK1	4.0V ≤ EVDD ≤ 5.5V	23		46		ns	
		2.7V ≤ EVDD ≤ 5.5V	33		66		ns	
		2.4V ≤ EVDD ≤ 5.5V	44		88		ns	
		2.0V ≤ EVDD ≤ 5.5V	75		113		ns	
SDIp 保持时间 (对 SCLKp↑)	tKSI1	2.0V ≤ EVDD ≤ 5.5V	10		20		ns	
SCLKp↓ → SDOp 输出延迟时间	tKSO1	2.0V ≤ EVDD ≤ 5.5V C=20pF ^{注1}		10		20	ns	

注1. C是SCLKp、SDOp 输出线的负载电容。

 注意:通过端口输入模式寄存器和端口输出模式寄存器,将SDIp引脚选择为通常的输入缓冲器并且将SDOp引
脚和SCLKp引脚选择为通常的输出模式。

(3) 三线SPI模式（从属模式，外部时钟输入）

(TA = -40 ~ +105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, VSS = EVSS = 0V)

项目	符号	条件		-40 ~ +85° C		+85 ~ +105° C		单位
				MIN	MAX	MIN	MAX	
SCLKp 周期 时间	tKCY2	4.0V ≤ EVDD ≤ 5.5V	20MHz < fMCK	8/fMCK		16/fMCK		ns
			fMCK ≤ 20MHz	6/fMCK		12/fMCK		ns
		2.7V ≤ EVDD ≤ 5.5V	16MHz < fMCK	8/fMCK		16/fMCK		ns
			fMCK ≤ 16MHz	6/fMCK		12/fMCK		ns
		2.4V ≤ EVDD ≤ 5.5V	6/fMCK and 500		12/fMCK and 1000		ns	
2.0V ≤ EVDD ≤ 5.5V	6/fMCK and 750		12/fMCK and 1500		ns			
SCLKp 高/低 电平宽度	tKH2	4.0V ≤ EVDD ≤ 5.5V		tKCY1/2-7		tKCY1/2-14		ns
	tKL2	2.7V ≤ EVDD ≤ 5.5V		tKCY1/2-8		tKCY1/2-16		ns
		2.0V ≤ EVDD ≤ 5.5V		tKCY1/2-18		tKCY1/2-36		ns
SDIp 准备时间 (对 SCLKp↑)	tSIK2	2.7V ≤ EVDD ≤ 5.5V		1/fMCK+20		1/fMCK+40		ns
		2.0V ≤ EVDD ≤ 5.5V		1/fMCK+30		1/fMCK+60		ns
SDIp 保持时间 (对 SCLKp↑)	tKSI2	2.0V ≤ EVDD ≤ 5.5V		1/fMCK+31		1/fMCK+62		ns
SCLKp↓→SDOp 输出延迟时间	tKSO2	2.7V ≤ EVDD ≤ 5.5V C=30pF ^{注1}			2/fMC K+44		2/fMC K+66	ns
		2.4V ≤ EVDD ≤ 5.5V C=30pF ^{注1}			2/fMC K+75		2/fMC K+113	ns
		2.0V ≤ EVDD ≤ 5.5V C=30pF ^{注1}			2/fMC K+100		2/fMC K+150	ns

注1. C是SCLKp、SDOp 输出线的负载电容。

注意:通过端口输入模式寄存器和端口输出模式寄存器,将SDIp引脚和SCLKp引脚选择为通常的输入缓冲器并且将SDOp引脚选择为通常的输出模式。

(4) 四线SPI模式（从属模式，外部时钟输入）

(TA = -40 ~ +105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, VSS = EVSS = 0V)

项目	符号	条件		-40 ~ +85° C		+85 ~ +105° C		单位
				MIN	MAX	MIN	MAX	
SSI00 建立时间	tSSIK	DAPmn=0	2.7V ≤ EVDD ≤ 5.5V	120		240		ns
			2.0V ≤ EVDD ≤ 5.5V	200		400		ns
		DAPmn=1	2.7V ≤ EVDD ≤ 5.5V	1/fMCK+120		1/fMCK+240		ns
			2.0V ≤ EVDD ≤ 5.5V	1/fMCK+200		1/fMCK+400		ns
SSI00 保持时间	tkSSI	DAPmn=0	2.7V ≤ EVDD ≤ 5.5V	1/fMCK+120		1/fMCK+240		ns
			2.0V ≤ EVDD ≤ 5.5V	1/fMCK+200		1/fMCK+400		ns
		DAPmn=1	2.7V ≤ EVDD ≤ 5.5V	120		240		ns
			2.0V ≤ EVDD ≤ 5.5V	200		400		ns

注意:通过端口输入模式寄存器和端口输出模式寄存器,将SDIp引脚和SCLKp引脚选择为通常的输入缓冲器并且将SDOp引脚选择为通常的输出模式。

(5) 简易 IIC 模式

(TA = -40 ~ +105°C, 2.0V ≤ EVDD = VDD ≤ 5.5V, VSS = EVSS = 0V)

项目	符号	条件	-40 ~ +85° C		+85 ~ +105° C		单位
			MIN	MAX	MIN	MAX	
SCLr 时钟频率	fSCL	2.7V ≤ EVDD ≤ 5.5V Cb = 50 pF, Rb = 2.7 kΩ		1000 ^{注1}		400 ^{注1}	kHz
		2.0V ≤ EVDD ≤ 5.5V Cb = 100 pF, Rb = 3 kΩ		400 ^{注1}		100 ^{注1}	kHz
		2.0V ≤ EVDD ≤ 2.7V Cb = 100 pF, Rb = 5 kΩ		300 ^{注1}		75 ^{注1}	kHz
当 SCLr 为低时 保持时间	tLOW	2.7V ≤ EVDD ≤ 5.5V Cb = 50 pF, Rb = 2.7 kΩ	475		1200		ns
		2.0V ≤ EVDD ≤ 5.5V Cb = 100 pF, Rb = 3 kΩ	1150		4600		ns
		2.0V ≤ EVDD ≤ 2.7V Cb = 100 pF, Rb = 5 kΩ	1550		6500		ns
当 SCLr 为高时 保持时间	tHIGH	2.7V ≤ EVDD ≤ 5.5V Cb = 50 pF, Rb = 2.7 kΩ	475		1200		ns
		2.0V ≤ EVDD ≤ 5.5V Cb = 100 pF, Rb = 3 kΩ	1150		4600		ns
		2.0V ≤ EVDD ≤ 2.7V Cb = 100 pF, Rb = 5 kΩ	1550		6500		ns
数据建立时间 (接收)	tSU: DAT	2.7V ≤ EVDD ≤ 5.5V Cb = 50 pF, Rb = 2.7 kΩ	1/fMCK+85 ^{注2}		1/fMCK+220 ^{注2}		ns
		2.0V ≤ EVDD ≤ 5.5V Cb = 100 pF, Rb = 3 kΩ	1/fMCK+145 ^{注2}		1/fMCK+580 ^{注2}		ns
		2.0V ≤ EVDD ≤ 2.7V Cb = 100 pF, Rb = 5 kΩ	1/fMCK+230 ^{注2}		1/fMCK+1200 ^{注2}		ns
数据保持时间 (发送)	tHD: DAT	2.7V ≤ EVDD ≤ 5.5V Cb = 50 pF, Rb = 2.7 kΩ		305		770	ns
		2.0V ≤ EVDD ≤ 5.5V Cb = 100 pF, Rb = 3 kΩ		355		1420	ns
		2.0V ≤ EVDD ≤ 2.7V Cb = 100 pF, Rb = 5 kΩ		405		2070	ns

注:

1. 必须至少设定为 fMCK/4。

2. fMCK 的设定值不能超过 SCLr="L" 和 SCLr="H" 的保持时间。

6.7.2 串行接口 IICA

(1) I2C 标准模式

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	规格值		单位
			MIN	MAX	
SCLA0 时钟频率	fSCL	标准模式: fCLK \geq 1MHz		100	kHz
启动条件的建立时间	t _{SU} : STA		4.7		μs
启动条件的保持时间 ^{注1}	t _{HD} : STA		4.0		μs
当 SCLA0 为低时 保持时间	t _{LOW}		4.7		μs
当 SCLA0 为高时 保持时间	t _{HIGH}		4.0		μs
数据建立时间 (接收)	t _{SU} : DAT		250		ns
数据保持时间 (发送) ^{注2}	t _{HD} : DAT		0	3.45	μs
停止条件的建立时间	t _{SU} : STO		4.0		μs
总线空闲时间	t _{BUF}		4.7		μs

注:

1. 在产生开始条件或重新开始条件后生成第一个时钟脉冲。
2. 在正常传送期间需要保证 t_{HD}: DAT 的最大值 (MAX.)，在进行应答 (ACK) 时需要等待。

备注:

各模式的 C_b (通信线电容) 的 MAX. 值和此时的 R_b (通信线的上拉电阻值) 的值如下:

标准模式: C_b=400pF、R_b=2.7k Ω

(2) I2C 快速模式

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $V_{SS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	规格值		单位
			MIN	MAX	
SCLA0 时钟频率	fSCL	快速模式: fCLK \geq 3.5MHz		400	kHz
启动条件的建立时间	t _{SU} : STA		0.6		μs
启动条件的保持时间 ^{注1}	t _{HD} : STA		0.6		μs
当 SCLA0 为低时 保持时间	t _{LOW}		1.3		μs
当 SCLA0 为高时 保持时间	t _{HIGH}		0.6		μs
数据建立时间 (接收)	t _{SU} : DAT		100		ns
数据保持时间 (发送) ^{注2}	t _{HD} : DAT		0	0.9	μs
停止条件的建立时间	t _{SU} : STO		0.6		μs
总线空闲时间	t _{BUF}		1.3		μs

注：

1. 在产生开始条件或重新开始条件后生成第一个时钟脉冲。
2. 在正常传送期间需要保证t_{HD}：DAT 的最大值(MAX.)，在进行应答(ACK)时需要等待。

备注：

各模式的C_b（通信线电容）的MAX.值和此时的R_b（通信线的上拉电阻值）的值如下：

快速模式：C_b=320pF、R_b=1.1kΩ

(3) I²C 增强型快速模式

(T_A= -40~+105°C、2.0V≤EVDD=VDD≤5.5V、V_{SS}=EVSS=0V)

项目	符号	条件	规格值		单位
			MIN	MAX	
SCLA0 时钟频率	fSCL	增强型快速模式： fCLK≥10MHz		1000	kHz
启动条件的建立时间	t _{SU} : STA		0.26		μs
启动条件的保持时间 ^{注1}	t _{HD} : STA		0.26		μs
当 SCLA0 为低时 保持时间	t _{LOW}		0.5		μs
当 SCLA0 为高时 保持时间	t _{HIGH}		0.26		μs
数据建立时间（接收）	t _{SU} : DAT		50		ns
数据保持时间（发送） ^{注2}	t _{HD} : DAT		0	0.45	μs
停止条件的建立时间	t _{SU} : STO		0.26		μs
总线空闲时间	t _{BUF}		0.5		μs

注：

1. 在产生开始条件或重新开始条件后生成第一个时钟脉冲。
2. 在正常传送期间需要保证t_{HD}：DAT的最大值(MAX.)，在进行应答(ACK)时需要等待。

备注：

各模式的C_b（通信线电容）的MAX.值和此时的R_b（通信线的上拉电阻值）的值如下：

增强型快速模式：C_b=120pF、R_b=1.1kΩ

6.8 模拟特性

6.8.1 A/D 转换器特性

A/D 转换器特性的区分

输入通道	基准电压	基准电压(+)=AV _{REFP} 基准电压(-)=AV _{REFM}	基准电压(+)=V _{DD} 基准电压(-)=V _{SS}
ANI0 ~ ANI15		参照6.7.1(1)。	参照6.7.1 (2)。
内部基准电压, 温度传感器的输出电压			

(1) 选择基准电压(+)=AV_{REFP}/ANI0、基准电压(-)=AV_{REFM}/ANI1的情况

(TA=-40~+105°C、2.0V≤AV_{REFP}≤EVDD=VDD≤5.5V、VSS=0V、基准电压(+)=AV_{REFP}、基准电压(-)=AV_{REFM}=0V)

项目	符号	条件		MIN.	TYP.	MAX.	单位
分辨率	RES				12		bit
综合误差 注1	AINL	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		3		LSB
转换时间 注3	t _{CONV}	12位分辨率 转换对象: ANI2 ~ ANI15	2.0V ≤ VDD ≤ 5.5V	45			Tmclk
		12位分辨率 转换对象: 内部基准电压、 温度传感器的输出电压、 PGA输出电压	2.0V ≤ VDD ≤ 5.5V	72			Tmclk
零刻度误差 注1	E _{ZS}	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		0		LSB
满刻度误差 注1	E _{FS}	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		0		LSB
积分线性误差 注1	ILE	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V			±1	LSB
微分线性误差 注1	DLE	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V			±1.5	LSB
模拟输入电压	V _{AIN}	ANI2 ~ ANI15		0		AV _{REFP}	V
		内部基准电压 (2.0V ≤ VDD ≤ 5.5V)			V _{BGR} 注2		V
		温度传感器的输出电压 (2.0V ≤ VDD ≤ 5.5V)			V _{TMPS25} 注2		V

注 1. 不包含量化误差 (±1/2 LSB)。

2. 请参照“6.8.2 温度传感器/内部基准电压的特性”。

3. Tmclk为AD的动作时钟周期, 最大动作频率为48MHz。

(2) 选择基准电压(+)=V_{DD}、基准电压(-)=V_{SS}的情况

 (T_A=-40~+105°C、2.0V≤EV_{DD}=V_{DD}≤5.5V、V_{SS}=EV_{SS}=0V、基准电压(+)=V_{DD}、基准电压(-)=V_{SS})

项目	符号	条件		MIN.	TYP.	MAX.	单位
分辨率	RES				12		bit
综合误差 注1	AINL	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		6		LSB
转换时间 注3	t _{CONV}	12位分辨率 转换对象: ANI0 ~ ANI15	2.0V ≤ VDD ≤ 5.5V	45			Tmclk
		12位分辨率 转换对象: 内部基准电压、 温度传感器的输出电压、 PGA输出电压	2.0V ≤ VDD ≤ 5.5V	72			Tmclk
零刻度误差 注1	E _{ZS}	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		0		LSB
满刻度误差 注1	E _{FS}	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V		0		LSB
积分线性误差 注1	ILE	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V			±2	LSB
微分线性误差 注1	DLE	12位分辨率	2.0V ≤ AV _{REFP} ≤ 5.5V			±3	LSB
模拟输入电压	V _{AIN}	ANI0 ~ ANI7		0		V _{DD}	V
		ANI8 ~ ANI15		0		EV _{DD}	V
		内部基准电压 (2.0V ≤ VDD ≤ 5.5V)		V _{BGR} 注2			V
		温度传感器的输出电压 (2.0V ≤ VDD ≤ 5.5V)		V _{TMPS25} 注2			V

- 注 1. 不包含量化误差 (±1/2 LSB)。
2. 请参照“6.8.2 温度传感器/内部基准电压的特性”。
3. Tmclk为AD的动作时钟周期, 最大动作频率为48MHz。

6.8.2 温度传感器/内部基准电压的特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
温度传感器的输出电压	VTMPS25	$T_A = 25^\circ\text{C}$		1.09		V
内部基准电压	VBGR	$T_A = 10 \sim 60^\circ\text{C}$	1.38	1.45	1.5	V
		$T_A = -40 \sim 10^\circ\text{C}$ 、 $T_A = 60 \sim 105^\circ\text{C}$	1.32	1.45	1.58	V
温度系数	FVTMPS			-3.5		$\text{mV}/^\circ\text{C}$
运行稳定等待时间	tAMP		5			μs

6.8.3 D/A 转换器

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
分辨率	RES				8	bit
综合误差	AINL	$R_{\text{load}} = 4\text{M}\Omega$	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		± 2.5	LSB
		$R_{\text{load}} = 8\text{M}\Omega$	$2.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$		± 2.5	LSB
稳定时间	tSET	$C_{\text{load}} = 20\text{pF}$	$2.7\text{V} \leq \text{VDD} \leq 5.5\text{V}$		3	μs
			$2.0\text{V} \leq \text{VDD} < 2.7\text{V}$		6	μs

6.8.4 比较器

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{VSS} = \text{EVSS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
输入偏差电压	V_{IOCOMP}			± 10	± 40	mV
输入电压范围	I_{VCOMP}		0		VDD	V
内部基准电压偏差	ΔV_{REF}	CmRVM 寄存器 : 7FH ~ 80H ($m = 0, 1$)			± 2	LSB
		其他			± 1	LSB
响应时间	tCR, tCF	输入振幅 $\pm 100\text{mV}$		70	150	ns
运行稳定时间 ^{注1}	tCMP	CMPn=0→1	$\text{VDD} = 3.3 \sim 5.5\text{V}$		1	μs
			$\text{VDD} = 2.0 \sim 3.3\text{V}$		3	μs
基准电压稳定时间	tVR	CVRE=0→1 ^{注2}			20	μs
工作电流	I_{CMPDD}	Separately, it is defined as the operation current of peripheral functions.				

注 1: 从比较器动作使能 (CMPnEN=0 → 1) 到满足 CMP 的各项 DC/AC 式样要求所需要的时间。

注 2: 内部基准电压发生器使能 (by setting the CVREm bit to 1; $m = 0$ to 1) 后, 经过基准电压稳定时间, 才可以使能比较器输出 (CnOE bit = 1; $n = 0$ to 1)

6.8.5 可编程增益放大器 PGA

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{V}_{\text{SS}} = \text{EV}_{\text{SS}} = 0\text{V}$)

参数	符号	条件	MIN.	TYP.	MAX.	Unit	
输入偏差电压	V_{IOPGA}				± 10	mV	
输入电压范围	V_{IPGA}		0		$0.9 \times \text{VDD} / \text{Gain}$	V	
输出电压范围	V_{IOHPGA}		$0.93 \times \text{VDD}$			V	
	V_{IOLPGA}				$0.07 \times \text{VDD}$	V	
增益偏差		x4			± 1	%	
		x8			± 1	%	
		x10			± 1	%	
		x12			± 2	%	
		x14			± 2	%	
		x16			± 2	%	
		x32			± 3	%	
转换速率	SR_{RPGA}	上升 $V_{\text{in}} = 0.1\text{VDD}/\text{gain}$ to $0.9\text{VDD}/\text{gain}$. 10 to 90% of output voltage amplitude	$4.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ (Other than x32)	3.5			V/us
			$4.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ (x32)	3.0			
			$2.0\text{V} \leq \text{VDD} \leq 4.0\text{V}$	0.5			
	SR_{FPGA}	下降 $V_{\text{in}} = 0.1\text{VDD}/\text{gain}$ to $0.9\text{VDD}/\text{gain}$. 90 to 10% of output voltage amplitude	$4.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ (Other than x32)	3.5			
			$4.0\text{V} \leq \text{VDD} \leq 5.5\text{V}$ (x32)	3.0			
			$2.0\text{V} \leq \text{VDD} \leq 4.0\text{V}$	0.5			
运行稳定时间 ^{注1}	t_{PGA}	x4			5	uS	
		x8			5	uS	
		x10			5	uS	
		x12			10	uS	
		x14			10	uS	
		x16			10	uS	
		x32			10	uS	
工作电流	I_{PGADD}	Separately, it is defined as the operation current of peripheral functions.					


注1 从 PGA 动作使能 (PGAEN=1) 到满足 PGA 的各项 DC 和 AC 式样要求所需要的时间

6.8.6 POR 电路特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
检测电压	VPOR	电源电压上升时		1.50	2.0	V
	VPDR	电源电压下降时	1.37	1.45	1.53	V
最小脉宽 ^{注1}	TPW		300			μs

注1. 这是在 V_{DD} 低于 V_{PDR} 时POR 复位所需的时间。另外，在深度睡眠 模式中通过设定时钟运行状态控制寄存器 (CSC) 的bit0 (HI0STOP) 和bit7 (MSTOP) 停止主系统时钟 (f_{MAIN}) 的振荡时，是从 V_{DD} 低于0.7V到回升超过 V_{POR} 为止的POR复位所需的时间。



6.8.7 LVD 电路特性

1、复位模式和中断模式

($T_A = -40 \sim +105^{\circ}\text{C}$ 、 $V_{PDR} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
检测电压	VLVD0	电源电压上升时		4.06		V
		电源电压下降时		3.98		V
	VLVD1	电源电压上升时		3.75		V
		电源电压下降时		3.67		V
	VLVD2	电源电压上升时		3.13		V
		电源电压下降时		3.06		V
	VLVD3	电源电压上升时		3.02		V
		电源电压下降时		2.96		V
	VLVD4	电源电压上升时		2.92		V
		电源电压下降时		2.86		V
	VLVD5	电源电压上升时		2.81		V
		电源电压下降时		2.75		V
	VLVD6	电源电压上升时		2.71		V
		电源电压下降时		2.65		V
	VLVD7	电源电压上升时		2.61		V
		电源电压下降时		2.55		V
	VLVD8	电源电压上升时		2.50		V
		电源电压下降时		2.45		V
	VLVD9	电源电压上升时		2.09		V
		电源电压下降时		2.04		V
最小脉宽	tLW		300			μs
检测延迟					300	μs

2、中断和复位模式

($T_A = -40 \sim +105^\circ\text{C}$ 、 $V_{PDR} \leq V_{DD} \leq 5.5\text{V}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	MIN.	TYP.	MAX.	单位	
中断& 复位 模式	V_{LVDA0}	V_{POC2} 、 V_{POC1} 、 $V_{POC0}=0、0、0$ ，下降复位电压	1.60	1.63	1.66	V	
	V_{LVDA1}	$LVIS1$ 、 $LVIS0=1、0$	上升复位解除电压	1.74	1.77	1.81	V
			下降中断电压	1.70	1.73	1.77	V
	V_{LVDA2}	$LVIS1$ 、 $LVIS0=0、1$	上升复位解除电压	1.84	1.88	1.91	V
			下降中断电压	1.80	1.84	1.87	V
	V_{LVDA3}	$LVIS1$ 、 $LVIS0=0、0$	上升复位解除电压	2.86	2.92	2.97	V
			下降中断电压	2.80	2.86	2.91	V
	V_{LVDB0}	V_{POC2} 、 V_{POC1} 、 $V_{POC0}=0、0、1$ ，下降复位电压	1.80	1.84	1.87	V	
	V_{LVDB1}	$LVIS1$ 、 $LVIS0=1、0$	上升复位解除电压	1.94	1.98	2.02	V
			下降中断电压	1.90	1.94	1.98	V
	V_{LVDB2}	$LVIS1$ 、 $LVIS0=0、1$	上升复位解除电压	2.05	2.09	2.13	V
			下降中断电压	2.00	2.04	2.08	V
	V_{LVDB3}	$LVIS1$ 、 $LVIS0=0、0$	上升复位解除电压	3.07	3.13	3.19	V
			下降中断电压	3.00	3.06	3.12	V
	V_{LVDC0}	V_{POC2} 、 V_{POC1} 、 $V_{POC0}=0、1、0$ ，下降复位电压	2.40	2.45	2.50	V	
	V_{LVDC1}	$LVIS1$ 、 $LVIS0=1、0$	上升复位解除电压	2.56	2.61	2.66	V
			下降中断电压	2.50	2.55	2.60	V
	V_{LVDC2}	$LVIS1$ 、 $LVIS0=0、1$	上升复位解除电压	2.66	2.71	2.76	V
			下降中断电压	2.60	2.65	2.70	V
	V_{LVDC3}	$LVIS1$ 、 $LVIS0=0、0$	上升复位解除电压	3.68	3.75	3.82	V
			下降中断电压	3.60	3.67	3.74	V
	V_{LVDD0}	V_{POC2} 、 V_{POC1} 、 $V_{POC0}=0、1、1$ ，下降复位电压	2.70	2.75	2.81	V	
	V_{LVDD1}	$LVIS1$ 、 $LVIS0=1、0$	上升复位解除电压	2.86	2.92	2.97	V
			下降中断电压	2.80	2.86	2.91	V
V_{LVDD2}	$LVIS1$ 、 $LVIS0=0、1$	上升复位解除电压	2.96	3.02	3.08	V	
		下降中断电压	2.90	2.96	3.02	V	
V_{LVDD3}	$LVIS1$ 、 $LVIS0=0、0$	上升复位解除电压	3.98	4.06	4.14	V	
		下降中断电压	3.90	3.98	4.06	V	

6.8.8 电源电压的上升斜率特性

($T_A = -40 \sim +105^\circ\text{C}$ 、 $V_{SS} = 0\text{V}$)

项目	符号	条件	MIN	TYP	MAX	单位
电源电压的上升斜率	SVDD				54	V/ms

6.9 Memory 特性

6.9.1 Flash Memory

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{Vss} = \text{EVss} = 0\text{V}$)

Symbol	Parameter	Conditions	MIN	MAX	Unit
Tprog	Word Program(32bit)	$T_A = -40 \sim +105^\circ\text{C}$	24	30	μs
Terase	Sector erase(512B)	$T_A = -40 \sim +105^\circ\text{C}$	4	5	ms
	Chip erase	$T_A = -40 \sim +105^\circ\text{C}$	20	40	ms
NEND	Endurance	$T_A = -40 \sim +105^\circ\text{C}$	100		kcycle
tRET	Data retention	100 kcycle(note2) at $T_A = 105^\circ\text{C}$	20		Years

Note1 : Data based on characterization results, not tested in production.

Note2 : Cycling performed over the whole temperature range.

6.9.2 RAM Memory

($T_A = -40 \sim +105^\circ\text{C}$ 、 $2.0\text{V} \leq \text{EVDD} = \text{VDD} \leq 5.5\text{V}$ 、 $\text{Vss} = \text{EVss} = 0\text{V}$)

Symbol	Parameter	Conditions	MIN	MAX	Unit
Vramhold	RAM Hold Voltage	$T_A = -40 \sim +105^\circ\text{C}$	0.8		V

6. 10 Electrical sensitivity 特性

6. 10. 1 Electrostatic discharge (ESD)

Symbol	Parameter	Conditions	Class	Passed Value	Unit
VESD(HBM)	Electrostatic discharge voltage (human body model)	TA = +25°C, conforming to JESD22-A114	3A	6000	V

Note: Data based on characterization results, not tested in production.

6. 10. 2 Static latch-up (LU)


Symbol	Parameter	Conditions	Class
LU	Static latch-up class	TA = +25°C conforming to JESD78E	I levelA

Note: Data based on characterization results, not tested in production.

7 封装尺寸图


7.1 32 引脚产品

32LQFP (7x7mm, 0.8mm 间距)




7.2 40 引脚产品

40QFN (5x5mm, 0.4mm 间距)




7.3 48 引脚产品

48LQFP (7x7mm, 0.5mm 间距)



7.4 64 引脚产品

64LQFP (7x7mm, 0.4mm 间距)



8 修改履历

Rev.	发行日	修订内容	
		页/章节	修订处
2.0	2019.09.09	—	初版发行
	2019.11.01	1.2, 6.4.2	产品型号一览表更新（型号减少），IDD结果更新。
2.1	2020.01.07	功能, 1.2, 5.22	ADC转换速率更新，产品型号追加（BAT32G137GH48FA），页眉更新。
2.2	2020.04.11	1.2, 4, 6.1	取消 64K 型号，转为 128K 的 GH 系列，增加 CAN 总线功能。 追加典型应用外围电路示意图。
2.3	2020.04.20	6.3, 6.5.1	VOHL 的 spec 调整（能力变强）。
	2020.06.15	6.9, 6.10	添加 Memory 及 Electrical sensitivity 特性描述章节。

单击下面可查看定价，库存，交付和生命周期等信息

[>>Cmsemicon](#)