

双通道差分 2:1/1:2 USB3.2 多路复用器/分离器

特点

- 10GHz 典型带宽
- 2.5 GHz 的 -1.0 dB 典型插入损耗
- 12 μ A 典型值的低有功率
- 1 μ A 最大值的低关断功率
- 2KV HBM ESD 保护
- 宽 VDD 运行范围：1.5V 至 5V
- 封装:QFN18L-2 \times 2.8 和 LGA20-2.5 \times 4.5

应用

- 智能手机
- 平板电脑
- 笔记本电脑
- 扩展坞
- HDMI 切换器
- DP 切换器
- PCIe 切换器
- CPE 设备

概述

ASW3410/ASW3410B 是一个 2:1 或 1:2 的数据开关，用于高速数据传输。

ASW3410/ASW3410B 数据开关支持高性能的各类高速数据传输协议，如下：

- USB 3.2 Gen2 \times 2
- PCIe (Gen 4) 16Gps
- SATA 6Gbit/s
- 光纤通道
- HDMI 2.0
- Display Port 1.4

简化的电路框图




图 1, 简化的电路框图

修订历史

备注:以前版本的页码可能与当前版本的页码不同。

版本	修订日期	修改内容
...
V05	2022/4/10	更新表格内关于符号 t_{ON} 、 t_{OFF} 的参数描述。
V06	2023/4	1、更新 HDMI 2.0、DP1.4。 2、增加应用信息和典型应用框图。 3、增加湿敏等级和卷盘 Pin1 脚位置说明。
V07	2023/10	1、增加了 LGA20 封装的 ASW3410B 型号。 2、增加了典型测试图和环保信息。
V08	2023/11	1、更新了封装外形图引脚序号标识。 2、增加了测试治具/Bert 眼图。
V09	2023/12	1、更新了对 V_{SW} 、 $t_{SK(P)}$ 的描述。 2、更新了 t_{pd} 和 $t_{SK(P)}$ 的测试电路框图。

引脚框图




图 2, ASW3410 引脚框图(俯视图)




图 3, ASW3410B 引脚框图(俯视图)

引脚描述

引脚号 ASW3410	引脚号 ASW3410B	名称	类型	引脚描述
1	4	A0-	输入/输出	端口A, 通道0, 高速负信号
2	3	A0+	输入/输出	端口A, 通道0, 高速正信号
3	-	NC	--	浮空
4	8	A1-	输入/输出	端口A, 通道1, 高速负信号
5	7	A1+	输入/输出	端口A, 通道1, 高速正信号
6	9	SEL	控制	开关选择 (逻辑低: 端口A到端口B, 逻辑高: 端口A到端口C)
7	2	nOE	控制	输出使能 (逻辑低: 开关打开, 逻辑高: 开关关断)
8	13	C1+	输入/输出	端口C, 通道1, 高速正信号
9	12	C1-	输入/输出	端口C, 通道1, 高速负信号
10	17	B1+	输入/输出	端口B, 通道1, 高速正信号
11	16	B1-	输入/输出	端口B, 通道1, 高速负信号
12	-	NC	--	浮空
13	15	C0+	输入/输出	Port C, 通道0, 高速正信号
14	14	C0-	输入/输出	Port C, 通道0, 高速负信号
15	19	B0+	输入/输出	Port B, 通道0, 高速正信号
16	18	B0-	输入/输出	Port B, 通道0, 高速负信号
17	1,6,10	VDD	电源	电源电压
18	5,11,20	GND	接地	接地
--	--	EPAD	接地	接地

注: 管脚标号的正、负是名称标号区分, 芯片内部不区分正、负。

绝对最大额定值

电压电流等应力超过绝对最大额定值，可能会损坏器件。在超出推荐的工作条件的情况下，该器件可能无法正常工作，所以不建议让器件在这些条件下长期工作。此外，长期在高于推荐的工作条件下工作，会影响器件的可靠性。绝对最大额定值仅是应力规格值。

符号	参数	最小值	最大值	单位
V_{DD}	电源电压	-0.5	6	V
V_{CNTRL}	直流输入电压(选择引脚 nOE, SEL) ⁽¹⁾	-0.5	V_{DD}	V
V_{SW}	开关的直流端口电压 ^(1,2)	-0.3	2.1	V
I_{IK}	直流输入二极管电流	-50		mA
I_{SW}	直流开关电流		25	mA
ESD	HBM 模型		±2.0	KV
	CDM 模型(ASW3410)		±1.0	KV
	CDM 模型(ASW3410B)		±800	V
T_{STG}	存储温度	-65	+150	°C

注:

- (1) 如果观察到输入和输出二极管电流额定值，则可能超过输入和输出负额定值。
 (2) V_{SW} 是指模拟数据切换路径。

推荐工作条件

推荐的操作条件表明了器件的真实工作条件。指定推荐的工作条件，以确保器件的最佳性能达到数据表中的规格。建议不要超过推荐工作条件，也不能按照绝对最大额定值进行设计。

符号	参数	最小值	最大值	单位
V_{DD}	电源电压	1.5	5.0	V
$t_{RAMP(VDD)}$	电源电压压摆率	100	1000	μs/V
V_{CNTRL}	控制输入电压 (SEL, nOE) ⁽³⁾	0	5.0	V
V_{SW}	开关的直流端口电压	0	2.0	V
T_A	工作温度	-40	+85	°C

注:

- (3) 控制输入必须保持高电平或低电平，不能悬空。

直流电学特性

除非特别说明，否则 T_A 的典型值为 25°C。

符号	参数	条件	V _{CC} (V)	T _A = -40°C 至 +85°C			单位
				最小值	典型值	最大值	
V _{IK}	钳位二极管电压 (nOE, SEL)	I _{IN} = -18mA	1.5	-1.2		-0.6	V
I _{IK}	钳位二极管泄漏电流 (开关引脚)	V _{IN} = -0.3V	0			18	μA
V _{IH}	控制输入电压高电平	SEL, nOE	1.5	1.3			V
			3.6	1.4			V
			5.0	1.5			V
V _{IL}	控制输入电压低电平	SEL, nOE	1.5			0.4	V
			3.6			0.4	V
			5.0			0.4	V
I _{IN}	控制输入引脚泄漏 电流	V _{SW} = -0.6 to 2.0V V _{CNTRL} = 0 to V _{DD}	5	-0.5		0.5	μA
I _{OZ}	开关引脚关断泄漏 电流	V _{SW} = 0 ≤ DATA ≤ 2.0V	5	-0.5		0.5	μA
I _{CL}	开关引脚导通泄漏 电流 ⁽⁴⁾	V _{SW} = 0 ≤ DATA ≤ 2.0V	5	-0.5		0.5	μA
I _{OFF}	关断泄漏电流 (所有引脚)	V _{SW} = 0 or 2.0V	0	-0.5		0.5	μA
R _{ON}	开关导通阻抗	I _{ON} = -8mA, V _{SW} = 0V	1.5		6		Ω
ΔR _{ON}	正负通路开关导通 阻抗差	I _{ON} = -8mA, V _{SW} = 0V	1.5		0.1		Ω
R _{ON,FLAT}	开关导通阻抗平坦度	I _{ON} = -8mA, V _{SW} = 0 ≤ DATA ≤ 2.0V	1.5		0.9		Ω
I _{CC}	静态电源工作电流	V _{SEL} = 0 or V _{DD} , I _{OUT} = 0, nOE = 0V	5		12	30	μA
I _{CCZ}	静态电源关断电流	V _{SEL} = 0 or V _{DD} , I _{OUT} = 0, nOE = V _{DD}	5			1	μA
I _{CCT}	静态电源电流增加值	V _{SEL} = 1.5V, or nOE = 1.5V	5		5	15	μA

注：(4) 测试时，数据开关导通，而其他开关悬空。

交流电学特性

除非特别说明, 否则 T_A 的典型值为 25°C , $V_{DD} = 3.6\text{V}$ 。

符号	参数	条件	V_{CC} (V)	$T_A = -40^{\circ}\text{C}$ 至 $+85^{\circ}\text{C}$			单位
				最小值	典型值	最大值	
t_{ON}	开启时间, 从 SEL 到输出端	$R_L = 50\Omega, C_L = 0\text{pF},$ $V_{SW} = 0\text{V}, V_{SW} = 0.6\text{V}$	1.5 to 5		180	600	nS
t_{OFF}	关断时间, 从 SEL 到输出端	$R_L = 50\Omega, C_L = 0\text{pF},$ $V_{SW} = 0\text{V}, V_{SW} = 3.3\text{V}$	1.5 to 5		60	300	nS
$t_{ZHM,ZL}$	使能时间, 从 nOE 到输出端	$R_L = 50\Omega, C_L = 0\text{pF},$ $V_{SW} = 0.6\text{V}$	1.5 to 5		60	150	μS
$t_{LZM,HZ}$	禁止时间, 从 nOE 到输出端	$R_L = 50\Omega, C_L = 0\text{pF},$ $V_{SW} = 0.6\text{V}$	1.5 to 5		35	240	nS
t_{PD}	传输延时 ⁽⁵⁾	$R_L = 50\Omega, C_L = 0\text{pF}$	1.5 to 5		60		pS
t_{BBM}	Break-Before-Make 时间 ⁽⁵⁾	$R_L = 50\Omega, C_L = 0\text{pF}$ $V_{SW1} = 0.6\text{V},$ $V_{SW2} = -0.6\text{V}$	1.5 to 5	100		350	nS
OISO	ASW3410 差分隔离度 ⁽⁵⁾	$R_L = 50\Omega, f = 2.5\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-28		dB
		$R_L = 50\Omega, f = 5.0\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-25		dB
	ASW3410B 差分隔离度	$R_L = 50\Omega, f = 2.5\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-28		dB
		$R_L = 50\Omega, f = 5.0\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-33		dB
XTALK	ASW3410 差分信号串扰 ⁽⁵⁾	$R_L = 50\Omega, f = 2.5\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-44		dB
		$R_L = 50\Omega, f = 5.0\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-40		dB
	ASW3410B 差分信号串扰	$R_L = 50\Omega, f = 2.5\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-38		dB
		$R_L = 50\Omega, f = 5.0\text{GHz}$ $V_S = 0\text{dBm}$	3.6		-33		dB
DIL	差分插入损耗 ⁽⁵⁾ (所有数据通路)	$R_L = 50\Omega, C_L = 0\text{pF},$ $f = 2.5\text{GHz}, V_{IN} = 0\text{dBm}$	3.6		-1.0		dB
		$R_L = 50\Omega, C_L = 0\text{pF},$ $f = 5.0\text{GHz}, V_{IN} = 0\text{dBm}$	3.6		-1.8		dB
BW	差分-3dB 带宽 ⁽⁵⁾	$R_L = 50\Omega, C_L = 0\text{pF},$ $V_{IN} = 1V_{PK-PK}$	3.6		10		GHz
$t_{SK(P)}$	同一个输出的反相跃迁偏斜 ⁽⁵⁾	$R_{PU} = 50\Omega$ to $V_{DD},$ $C_L = 0\text{pF}$	3.6		6		pS
C_{IN}	控制引脚输入电容 ⁽⁵⁾	$V_{DD} = 0\text{V}, f = 1\text{MHz}$			2.7		pF
C_{ON}	导通电容 ⁽⁵⁾	$V_{DD} = 3.3\text{V}, f = 2.5\text{GHz}$			0.5		pF
C_{OFF}	关断电容 ⁽⁵⁾	$V_{DD} = 3.3\text{V}, f = 2.5\text{GHz}$			0.4		pF

注: ⁽⁵⁾ 由产品特性保证。

典型特性




图4, 输入回波损耗 (S11) vs. 频率




图5, 输出回波损耗 (S22) vs. 频率




图6, 串扰 (XTLK) vs. 频率




图7, 隔离 (OISO) vs. 频率




图8, 插损 (IL) vs. 频率

测试电路框图




图9, 开启时间 t_{on}




图10, 开启时间 t_{SWITCH}




图11, 传输延时 t_{pd} 和同一个输出的反相跃迁偏斜 $t_{SK(P)}$




图12, 串扰 (XTALK)




图13, 隔离(Isolation)




图14, 差分-3dB带宽 (BW)

眼图测试结果




图 15, USB3.2-GEN2X2 治具/Bert (不经过 ASW3410/B) 输出眼图




图 16, USB3.2-GEN2X2 经 ASW3410/B 后输出眼图




图 17, PCIe4.0 16Gbps 治具/Bert (不经过 ASW3410/B) 输出眼图




图 18, PCIe4.0 16Gbps 经 ASW3410/B 后输出眼图

应用信息

ASW3410/B 是一种高速、双向的四刀双置开关，可以用于 2 组高速差分信号切换，并支持多种差分信号幅值小于 2V 的高速数据协议，如 USB3.2 Gen2x2 和 DisplayPort1.4 等，该芯片支持使能和通道切换控制引脚，可以方便设计者灵活使用配置。ASW3410/B 的自适应共模跟踪技术可以支持应用于接收和发送差分对共模不同的场景。

许多接口需要在发射机和接收机之间进行交流耦合，这时选择交流耦合电容器首选是 0201 封装，0402 封装的电容器也可以工作，避免使用 0603 或更大封装的电容器。在放置交流耦合电容器时，需要对称放置，一般放在系统板上的 TX 对端，通常在 PCB 板的顶层布局走线。

交流耦合电容器有几种放置选择。因为开关需要偏置电压，所以设计者必须把电容器放在开关的一侧。如果它们被放置在开关的两侧，应提供偏置电压。

下图 19 显示了一种放置选项。放置耦合电容器在开关芯片和终端设备之间。在这种情况下，开关芯片被系统/主机控制器提供偏压。




图 19，交流耦合电容在开关芯片的发送端和终端设备的发送端

在下图 20 中，耦合电容器被放置在主机发送端和终端设备发送端上，在这种情况下，顶部的开关由终端设备提供偏压，下方的开关由主控制器提供偏压。




图 20，交流耦合电容在主控的发送端和终端设备的发送端

在交流耦合的应用中，设计者需要提前确定信号的摆幅大小，如果系统中的共模电压高于 2V 或者 AC 耦合信号的低电平低于-0.7V（信号低电平低于-0.7V 的会触发内部 ESD 保护电路，导致芯片永久性损坏），则需要在开关芯片的两侧添加交流耦合电容，并给信号外加偏置电压（加上偏压后的信号摆幅要符合芯片的规格，要求 $0 \leq V_{sw} \leq 2V$ ），偏置电压的大小可以通过分压电阻来设置，一般电阻值在 10K~100K 范围，如下图 21 所示。




图 21，交流耦合电容在开关芯片的两侧

ASW3410 可以与 USB Type C 连接器一起使用，以支持连接器的正反插功能。图 22 提供了该应用的交流耦合电容器的通用位置。




图 22，交流耦合电容在 USB Type-C 应用

典型应用框图




图 23, USB3.2 Type-C 连接器下行端口




图 24, USB3.2 Type-C 连接器上行端口




图 25, 典型应用框图,用于 PCIE 和 USB 的设备




图 26, 典型应用框图,CSI 摄像头设备




图 27, 典型应用框图, SATA 设备 (VBIAS 可使用电阻分压产生)






图 28, 典型应用框图,网口设备 (VBIAS 可使用电阻分压产生)

封装外形图 (QFN18L-2.0x2.8)




		SYMBOL	MIN	NOM	MAX
TOTAL THICKNESS		A	0.48	0.53	0.58
STAND OFF		A1	0	0.02	0.05
MOLD THICKNESS		A2	---	0.38	---
L/F THICKNESS		A3	0.152 REF		
LEAD WIDTH		b	0.13	0.18	0.23
BODY SIZE	X	D	2 BSC		
	Y	E	2.8 BSC		
LEAD PITCH		e	0.4 BSC		
EP SIZE	X	D2	0.85	0.95	1.05
	Y	E2	1.65	1.75	1.85
LEAD LENGTH		L	0.2	0.3	0.4
		L1	0.3 REF		
LEAD TIP TO EXPOSED PAD EDGE		K	0.225 REF		
PACKAGE EDGE TOLERANCE		aaa	0.1		
MOLD FLATNESS		ccc	0.1		
COPLANARITY		eee	0.05		
LEAD OFFSET		bbb	0.07		
EXPOSED PAD OFFSET		fff	0.1		

封装外形图 (LGA20-4.5x2.5)



Top View

Bottom View




Side View


symbol	Dimension in mm			Dimension in inch		
	MIN	NOM	MAX	MIN	NOM	MAX
A	0.800	0.900	1.000	0.031	0.035	0.039
c	0.170	0.200	0.230	0.007	0.008	0.009
D	2.450	2.500	2.550	0.096	0.098	0.100
E	4.450	4.500	4.550	0.175	0.177	0.179
D1	0.900	1.000	1.100	0.035	0.039	0.043
E1	2.900	3.000	3.100	0.114	0.118	0.122
H	---	0.351	---	---	0.014	---
H1	---	0.351	---	---	0.014	---
L	0.250	0.325	0.400	0.010	0.013	0.016
L1	0.000	0.075	0.150	0.000	0.003	0.006
e	---	0.500	---	---	0.020	---
b	0.200	0.250	0.300	0.008	0.010	0.012
aaa	0.100			0.004		
bbb	0.150			0.006		
ccc	0.100			0.004		
ddd	0.080			0.003		
eee	0.150			0.006		

卷盘和卷带信息(QFN18L-2.0x2.8)

卷盘



卷带




NOTES:

1. ALL DIMS IN MM
2. MATERIAL: BLACK CONDUCTIVE PC
3. 10 sprocket hole pitch cumulative tolerance ±0.20mm
4. Carrier camber is within 1mm in 250mm
5. There must not be foreign body adhesion and the state of the surface must be excellent
6. Surface resistance $1 \times 10^5 \leq R_s < 1 \times 10^{11}$ OHMS
7. 17" PLASTIC-Reel

卷盘和卷带信息(LGA20-4.5×2.5)

卷盘




BPL-13×-C*
*代表颜色编码 B黑色, L蓝色, M宝蓝色, W白色

注:

1. 圆盘变形, 折痕白化不可, 杂质粘附不可;
2. 颜色根据客户要求, 不可有明显色差;
3. 材质为HIPS, 产品符合ROHS标准;
4. 需防静电处理, 阻抗值为 10^7-10^9 Ohms/sq;
5. 需用拉里针检测每批圆盘拉断力, 标准 > 10Kg

规格	料号	W1	W2
13*100*12mm	BPL-1312-C*	12.5 ^{+1.5} ₋₀	17.5±1

卷带



规格	W	E	F	D0	D1	P0	P2	10P0	P1	A0	A1	B0	B1	KO	K1	T
尺寸	12.00 ±0.30	1.75 ±0.10	5.50 ±0.05	1.50 +0.10/-0	1.50 +0.10/-0	4.00 ±0.10	2.00 ±0.10	40.00 ±0.20	8.00 ±0.10	2.80 ±0.10	/	4.80 ±0.10	/	1.20 ±0.10	/	0.30 ±0.05

产品订购信息

器件编号	产品丝印	工作温度范围	封装信息	湿敏等级	环保信息	包装方法
ASW3410QNG	A34 YYWW ^(*)	-40°C 至 +85°C	QFN18L- 2.0x2.8	MSL-3	RoHS & Green	卷带和卷盘 (每卷 5000 只)
ASW3410BQNG	ASW3410B XXXXXXXX ⁽¹⁾ YYWW ⁽²⁾ ZZ ⁽³⁾	-40°C 至 +85°C	LGA20- 4.5x2.5	MSL-3	RoHS & Green	卷带和卷盘 (每卷 5000 只)

注：（1）XXXXXXXX 表示批次号；（2）YY 表示年号，WW 表示周号；（3）ZZ 表示产地的信息；

单击下面可查看定价，库存，交付和生命周期等信息

[>>GrandMicro\(有容微\)](#)