

芯片简介

AD7606是ADI公司的16位同步采样AD芯片，采样率高达200k。共有三个型号：AD7606/AD7606-6/AD7606-4，分别是8、6、4个采集通道。在电力线路测量和保护系统中，需要对多相输电网络的大量电流和电压通道进行同步采样，AD7606是电力系统中最常用的AD采样芯片。

APPLICATIONS

- Power-line monitoring and protection systems
- Multiphase motor control
- Instrumentation and control systems
- Multiaxis positioning systems
- Data acquisition systems (DAS)

Table 1. High Resolution, Bipolar Input, Simultaneous Sampling DAS Solutions

Resolution	Single-Ended Inputs	True Differential Inputs	Number of Simultaneous Sampling Channels
18 Bits	AD7608	AD7609	8
16 Bits	AD7606		8
	AD7606-6		6
	AD7606-4		4
14 Bits	AD7607		8

片上集成模拟输入钳位保护、二阶抗混叠滤波器、跟踪保持放大器、16位电荷再分配逐次逼近型ADC内核、数字滤波器、2.5V基准电压源及缓冲、高速串行和并行接口。AD7606采用5V单电源供电，不再需要正负双电源，并支持真正±10V或±5V的双极性信号输入。所有的通道均能以高达200kSPS的速率进行采样，同时输入端钳位保护电路可以承受最高±16.5V的电压。传统的逐次逼近(SAR)型ADC，由于其采样电容的设计，模拟输入前端一般需要运算放大器(简称运放, Operation Amplifier)来实现内部采样电容的驱动。正因此电容的存在，其等效输入阻抗与采样频率相关，而且在一些高采样率的应用中，使得前端驱动运放的选择变得十分苛刻。


FEATURES

- 8/6/4 simultaneously sampled inputs
- True bipolar analog input ranges: ±10 V, ±5 V
- Single 5 V analog supply and 2.3 V to 5 V V_{DRIVE}
- Fully integrated data acquisition solution
- Analog input clamp protection
- Input buffer with 1 MΩ analog input impedance
- Second-order antialiasing analog filter
- On-chip accurate reference and reference buffer
- 16-bit ADC with 200 kSPS on all channels
- Oversampling capability with digital filter
- Flexible parallel/serial interface
- SPI/QSPI™/MICROWIRE™/DSP compatible
- Performance
- 7 kV ESD rating on analog input channels
- 95.5 dB SNR, -107 dB THD
- ±0.5 LSB INL, ±0.5 LSB DNL
- Low power: 100 mW
- Standby mode: 25 mW
- 64-lead LQFP package

但在AD7606内部的信号调理电路中，已经包含了低噪声、高输入阻抗的信号调理电路，其等效输入阻抗完全独立于采样率且固定为1Mohm。同时输入端集成了具有40dB抗混叠抑制特性的滤波器，更是简化了前端设计，不再需要外部驱动和滤波电路。因此，二次互感器输出的信号无需再经过运放来缓冲就可以直接接入AD7606。

AD7606内部集成了2.5V带隙电压基准和基准缓冲电路，其温度系数典型值为±10ppm/°C。设计应用中，选用内置基准或外部基准，将取决于系统的要求。多片ADC的设计中，如果需求高绝对精度，则应采用高初始精度和低温度系数的外部基准，以消除不同器件内置基准之间的差异而带来的误差。推荐选用初始精度0.04%，温度系数3ppm/°C的ADR421B。如果需求多片ADC通道之间的数值匹配，可设置第一片AD7606工作在内置基准模式，其余AD7606为外部基准模式，然后通过第一片AD7606的内置基准输出供给其余AD7606。这样，在不加外部基准的情况下即可保证多个AD7606通道间数据的匹配性，但此时系统的绝对精度取决于内置基准的性能。

FUNCTIONAL BLOCK DIAGRAM




AD7606还提供了过采样和数字滤波功能。通过管脚OS[2:0]可以设置过采样倍数(OSR)为x2,x4,x8,x16,x32,x64。过采样打开后，内部的过采样控制电路和1阶Sinc数字滤波器会自动被使能，同时-3dB带宽也会相应的改变。

ADC一般需要模拟电源和数字电源。大多数的系统都会有5V数字电源，却不一定具有5V模拟电源。此时如果模拟电路和数字电路共用同一个5V电源，有害的数字噪声可能会耦合到模拟电路并降低ADC的性能，通常应该避免这样的设计。如果不可避免，需要将5V的数字电源进行很好的滤波后再供给模拟电路用。


模块特点

TL7606-B模块基于ADI AD7606，和广州创龙OMAP-L138/AM1808/TMS320C6748、Xilinx FPGA等开发板配套使用，用于并行采集多路AD数据，在电力行业应用广泛，以下为此模块的特点：

- 支持使用FPGA采集；
- 16bit，8路采样通道，支持串行和并行读取方式；
- 支持全部通道200K采样率并行采集和转换；
- 支持真正±10V双极性信号输入，同时可软件调节±5V量程；
- 支持过采样倍数设置；
- 支持3.3V、5V、12V电源输出；
- 工业级设计，稳定，精度高，低噪声、误差小。



机械尺寸



引脚定义



备注：本模块可支持串行和并行模式，默认使用并行模式方式，需采用串行模式，请参考第下面的串/并模式设置小节。可用2个模块实现16路AD采样，此时采用两个TL7606-B模块分别连接TL138/1808/6748F-EVM开发板的CON16和CON17接口。


上层信号：V1、V2、V3、V4、AGND、V5、V6、V7、V8、AGND (按顺序从左到右)。

串/并模式设置

并口模式：
模块默认为并口模式，和TL138/1808/6748F-EVM开发板的CON16接口，如需接CON17接口需修改FPGA端的UCF引脚配置文件。

串行模式：
更改并口模式模块为SPI模式，需更改部分电阻跳线。

- 去掉电阻R9，R4焊接上4.7kΩ电阻，如下图所示：



- 将芯片的12、13、24、25脚作为SPI总线引脚，并按按时序图Figure 6进行操作，如下图所示：



采用并口模式采样率可达到200K的采样率，采用SPI模式采样率只有100K左右。建议使用并口模式，这样才能真正发挥8通道AD7606的同步采样性能。

更多帮助

销售邮箱: sales@tronlong.com 技术邮箱: support@tronlong.com

创龙总机: 020-8998-6280 技术热线: 020-3893-9734

创龙官网: www.tronlong.com 技术论坛: www.51dsp.net

线上商城: https://tronlong.taobao.com

单击下面可查看定价，库存，交付和生命周期等信息

[>>Tronlong\(创龙\)](#)